VERILOG模块

此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7

此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！

标签： Verilog Quartus EPM7 8.1

上传时间： 2017-02-20

上传用户：集美慧
verilog开发的PCI target模块

verilog开发的PCI target模块，能完成配置空间的读写以及单次的memory读写，原创。呵呵

标签： verilog target PCI 模块

上传时间： 2013-12-16

上传用户：Yukiseop
sram读模块基于FPGA的实现 verilog源代码

sram读模块基于FPGA的实现 verilog源代码

标签： verilog sram FPGA 模块

上传时间： 2014-01-06

上传用户：ma1301115706
基于Verilog HDL的16位超前进位加法器分为3个功能子模块

基于Verilog HDL的16位超前进位加法器分为3个功能子模块

标签： Verilog HDL 进位加法器

上传时间： 2014-01-07

上传用户：yyyyyyyyyy
verilog HDL显示模块verilog HDL显示模块verilog HDL显示模块

verilog HDL显示模块verilog HDL显示模块verilog HDL显示模块

标签： verilog HDL 显示模块

上传时间： 2014-09-04

上传用户：myworkpost
RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据

RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据，执行操作后异步每比特输出。

标签： verilog RTL HDL 数据传送

上传时间： 2013-12-23

上传用户：lht618
用verilog HDL编写的并串转换模块

用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

标签： verilog HDL 编写转换模块

上传时间： 2014-10-10

上传用户：han_zh
DM9000A读寄存器模块, verilog HDL

DM9000A读寄存器模块, verilog HDL

标签： verilog 9000A 9000 HDL

上传时间： 2014-01-16

上传用户：FreeSky
一个时钟分频模块,in verilog hdl

一个时钟分频模块,in verilog hdl

标签： verilog hdl in 时钟分频

上传时间： 2013-12-19

上传用户：笨小孩
常用模块的Verilog-HDL设计

常用模块的Verilog-HDL设计

标签： Verilog-HDL 模块

上传时间： 2020-03-20

上传用户：966210