verilog设计锯齿波波形模块,可以仿真编译,综合,非常有价值!
上传时间: 2016-03-20
上传用户:洛木卓
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
上传时间: 2013-12-27
上传用户:xfbs821
verilog语言写的简单八位处理器。有8个模块,可进行加法运算。
上传时间: 2014-12-01
上传用户:wab1981
Verilog实现AES加密算法 密码模块作为安全保密系统的重要组成部分,其核心任务就是加密数据。分组密码算法AES以其高效率、低开销、实现简单等特点目前被广泛应用于密码模块的研制中。密码模块一般被设计成外接在主机串口或并口的一个硬件设备或是一块插卡,具有速度快,低时延的特点。而从整体发展趋势来看,嵌入式密码模块由于灵活,适用于多种用户终端、通信设备和武器平台,将会得到更加广泛的应用
上传时间: 2016-04-05
上传用户:miaochun888
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
标签: Verilog ASSIGN ALWAYS FPGA
上传时间: 2016-04-27
上传用户:daoxiang126
一个用verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
上传时间: 2014-07-19
上传用户:gengxiaochao
利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
上传时间: 2016-05-10
上传用户:xuanchangri
Verilog语言实现的算端口模块(Dual_port_ram)
标签: Dual_port_ram Verilog 语言 端口
上传时间: 2014-01-05
上传用户:yzy6007
I2c中通信的从机发送和接收信息的Verilog程序测试模块,用Modelsim仿真通过
上传时间: 2014-01-26
上传用户:tuilp1a
单片机SPI通信模块verilog hdl
上传时间: 2014-06-11
上传用户:CSUSheep