VERILOG模块

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input RESET,input scl_i, //I2C clkinput sda_i, //I2C data ininput [7:0] I2C_RDDATA,////////////////////////output reg sda_o, //I2C data outoutput reg reg_w, //reg write enable pulse (1T of scl_i)output reg [7:0] I2C_ADDR,output reg [7:0] I2C_DATA); parameter ST_ADDR = 4'd0; parameter ST_ACK = 4'd1; parameter ST_WDATA1 = 4'd2; parameter ST_WACK1 = 4'd3; parameter ST_WDATA2 = 4'd4; parameter ST_WACK2 = 4'd5; parameter ST_WDATA3 = 4'd6; parameter ST_WACK3 = 4'd7; parameter ST_RDATA1 = 4'd8; parameter ST_RACK1 = 4'd9; parameter ST_IDLE = 4'd15;//---------------------------------------------------------------------------// Signal Declaration//--------------------------------------------------------------------------- reg i2c_start_n, i2c_stop_n; //wire RESET_scl; wire i2c_stp_n, i2c_RESET; reg [3:0] i2c_cs, i2c_ns; reg [3:0] cnt_bit; reg [7:0] d_vec; reg i2c_rd, i2c_ack; reg [7:0] I2C_RDDATA_latch;

标签： verilog i2c 通信 slave

上传时间： 2022-02-03

上传用户：
VERILOG 代码包括UART_baudrate UART_rx UART_tx 三个逻辑模块

VERILOG串口代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码，

标签： verilog

上传时间： 2022-02-04

上传用户：
@@-CPLD／FPGA常用模块与综合系统设计实例精讲-452页-65.7M.rar

本书详细介绍了CPLD/FPGA常用模块与综合应用系统设计的方法与技巧。全书共分为3篇22章，第1篇为基础知识篇，简要介绍了CPLD/FPGA硬件结构知识、VHDL硬件编程语言、Verilog与SystemC编程、常用开发工具；第2篇为常用模块设计实例篇，通过14个模块设计实例，详细介绍了CPLD/FPGA的各种开发技术和使用技巧，这些模块实例几乎涵盖了所有的CPLD/FPGA开发技术；第3篇为综合系统设计实例篇，通过4个综合系统实例，对前面的CPLD/FPGA常用模块进行了综合应用设计。

标签： CPLD 65.7 FPGA 452

上传时间： 2013-06-02

上传用户：SimonQQ
流水线CPU的Verilog代码.rar

一种流水线CPU的verilog源代码，里面有各个模块的源代码，希望对大家有帮助

标签： Verilog CPU 流水线

上传时间： 2013-07-14

上传用户：xymbian
基于OFDM的PLC通信系统同步模块的FPGA实现

电力线通信技术利用分布广泛的低压电力线作为通信信道，实现internet高速互连，为用户提供互联网访问、视频点播等服务，形成包括电力在内的“四网合一”，目前正受到人们的关注。利用该技术，可以在居民区内建立宽带接入网，也可以利用遍布家庭各个房间的电源插座组成家庭局域网。但是电力线是传输电能的，因此通过电力线传输数据有许多的问题需要解决。 OFDM(正交频分复用)技术是实现电力线通信的一项热门技术。OFDM采用添加循环前缀的技术，能有效地降低ICI(信道间干扰)和ISI(码间干扰)。同时通过使用正交的子信道，大大提高了频谱资源利用率。FPGA作为可编程逻辑器件，具有设计时间短、投资少、风险小的特点，而且可以反复修改，反复编程，直到完全满足需要，具有其他方式无可比拟的方便性和灵活性，能够加速数字系统的研发速度。本文着重研究了OFDM同步技术在FPGA上的实现。本论文主要是在项目组工作的基础上构造双路信号数据纠正算法流程，提出最佳采样点与载波相位估计算法，完善中各个子模块算法的硬件设计流程。内容安排如下：第一章介绍OFDM(正交频分复用)技术的发展历史、技术原理。第二章介绍了PLD的分类、工艺和结构特点，以及FPGA的开发环境、开发流程和Verilog语言的特点。第三章对OFDM系统的同步模块进行详细的阐述。第四章是OFDM同步算法的在FPGA上的实现，对各个子模块进行仿真，给出了仿真波形图和系统性能分析。最后，第五章总结了全文的工作，对OFDM技术的实现需要进一步完善的方面与后续工作进行了探讨。

标签： OFDM FPGA PLC 通信系统

上传时间： 2013-04-24

上传用户：hgy9473
I2C总线串行数据接口的Verilog 实现

本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用Verilog HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发送和接收功能。关

标签： Verilog I2C 总线串行数据

上传时间： 2013-04-24

上传用户：kgylah
AGC verilog实现

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。

标签： verilog AGC

上传时间： 2013-06-09

上传用户：sc965382896
基于FPGA的红外接收模块

基于FPGA的红外接收模块，内含代码，采用VERILOG编写。

标签： FPGA 红外接收模块

上传时间： 2013-08-10

上传用户：lyy1234
FPGA Verilog

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

标签： Verilog FPGA

上传时间： 2013-08-22

上传用户：longlong12345678
Verilog HDL 程序双路脉冲发生器的代码包含了键盘控制

Verilog HDL 程序双路脉冲发生器的代码包含了键盘控制，LED显示，脉冲发生，脉冲频率测量模块是我自己写得，希望能对你有帮助，有问题可以mail：shaojunwu1@163.com

标签： Verilog HDL 程序代码

上传时间： 2015-04-26

上传用户：wpt