VERILOG模块

设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑

设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL • VQM – 或采用一些别的方法去优化和提高输入的灵活性: • 混合设计格式 • 利用LPM和宏功能模块来加速设计输入

标签： 8226 Quartus Verilog AHDL

上传时间： 2014-01-04

上传用户：love_stanford
SDRAM控制器Verilog员代码

SDRAM控制器Verilog员代码，数据链路模块，完成和顶层模块的数据交换

标签： Verilog SDRAM 控制器代码

上传时间： 2014-01-13

上传用户：mhp0114
SDRAM控制器Verilog员代码

SDRAM控制器Verilog员代码，控制接口模块，完成和顶层模块的控制命令的传递

标签： Verilog SDRAM 控制器代码

上传时间： 2013-12-14

上传用户：fxf126@126.com
SDRAM控制器Verilog员代码

SDRAM控制器Verilog员代码，命令生成模块，完成SDRAM控制接口命令的生成

标签： Verilog SDRAM 控制器代码

上传时间： 2014-01-03

上传用户：thuyenvinh
一个SDH中最基本传输模块STM-1的帧头检测器

一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现

标签： SDH STM 传输模块帧

上传时间： 2014-12-20

上传用户：hasan2015
verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中

verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中，然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议，模块文件和测试文件（test）。

标签： verilog FPGA sram epp

上传时间： 2013-12-17

上传用户：1966640071
verilog编写

verilog编写，将I2C串行数据转化为并行数据的功能模块，类似于PCF8574芯片的功能。以后不用买另外的芯片就可以直接将并行数据连到I2C总线上了

标签： verilog 编写

上传时间： 2014-01-20

上传用户：q123321
SPI总线硬件描述语言Verilog下的实现

SPI总线硬件描述语言Verilog下的实现，含主模式和从模式的实现，经过仿真验证，可作为一个单独的模块使用

标签： Verilog SPI 总线下的实现

上传时间： 2014-01-21

上传用户：hopy
其中给出了许多VERILOG中常用的代码

其中给出了许多VERILOG中常用的代码，并且给出了测试模块

标签： VERILOG 代码

上传时间： 2013-12-03

上传用户：ggwz258
uart的FPGA模块

uart的FPGA模块，基于VHDL、verilog语言

标签： uart FPGA 模块

上传时间： 2016-02-16

上传用户：xiaoyunyun