VERILOG模块

verilog编写的计算百分比模块

verilog编写的计算百分比模块

标签： verilog 编写分模块

上传时间： 2013-12-17

上传用户：wang0123456789
verilog编写的流水线模块

verilog编写的流水线模块

标签： verilog 编写流水线模块

上传时间： 2015-03-09

上传用户：杜莹12345
verilog编写的alu模块

verilog编写的alu模块

标签： verilog alu 编写模块

上传时间： 2015-03-09

上传用户：qb1993225
能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算

能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术

标签： YCrCb2RGB verilog fpga 模块

上传时间： 2013-12-06

上传用户：aa17807091
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现

标签： Verilog HDL 硬件语言设计开发板

上传时间： 2015-04-11

上传用户：myworkpost
verilog 实现的jtag ip模块包括了测试程序

verilog 实现的jtag ip模块包括了测试程序

标签： verilog jtag 模块测试程序

上传时间： 2014-12-08

上传用户：叶山豪
一个关于DES算法的verilog语言实现,包括了各个实现模块以及测试模块

一个关于DES算法的verilog语言实现,包括了各个实现模块以及测试模块

标签： verilog DES 算法模块

上传时间： 2014-01-23

上传用户：璇珠官人
Arm9指令Cache缓存模块的verilog代码

Arm9指令Cache缓存模块的verilog代码，对一些做ARM硬件开发的朋友有参考价值。

标签： verilog Cache Arm9 指令

上传时间： 2015-06-12

上传用户：一诺88
verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状态是否正确工作

标签： 000000000100100 011000010010000 verilog output

上传时间： 2015-07-14

上传用户：ggwz258
verilog实现电子时钟模块

verilog实现电子时钟模块，输入60Hz时钟信号和复位，输出时分秒，共6位，每位7段输出用于驱动

标签： verilog 电子时钟模块

上传时间： 2015-08-13

上传用户：王楚楚