基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理大月小月,可手动任意设置年月日),秒表(包括开始、暂停和清零)。
标签: Cyclone Verilog Altera 144C
上传时间: 2015-09-27
上传用户:1051290259
verilog hdl教程135例,例子很好,对新学的很有帮助
上传时间: 2015-09-30
上传用户:moshushi0009
Active approach - TOA
上传时间: 2014-10-13
上传用户:colinal
Active approach - TOA LS
上传时间: 2013-12-23
上传用户:refent
Active approach - TOA combin
标签: approach Active combin TOA
上传时间: 2013-12-21
上传用户:1159797854
Active approach - TOA Inter
上传时间: 2015-10-05
上传用户:maizezhen
Active approach - TOA LS
上传时间: 2013-12-19
上传用户:dave520l
viterbi decoder , use verilog HDL language.
标签: language viterbi decoder verilog
上传时间: 2015-10-06
上传用户:lili123
Active Shape Models 的创始人 T.F.Cootes的几篇重要论文
标签: Active Models Cootes Shape
上传时间: 2015-10-06
上传用户:colinal
我国对Active Shape Model 的研究,主要应用在人脸识别方面。
上传时间: 2014-01-20
上传用户:坏坏的华仔