ACtive-HDL

This Verilog HDL description implements a UART.

This Verilog HDL description implements a UART.

标签： description implements Verilog This

上传时间： 2013-12-17

上传用户：wff
Verilog HDL编写的CPU模型

Verilog HDL编写的CPU模型，很经典，比较通用

标签： Verilog HDL CPU 编写

上传时间： 2013-12-24

上传用户：龙飞艇
Verilog HDL编写的总线功能模型

Verilog HDL编写的总线功能模型，十分有用，需要的下载

标签： Verilog HDL 编写总线

上传时间： 2013-12-20

上传用户：ls530720646
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南本人正在使用如果需要其他信息的可以和我联系

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南本人正在使用如果需要其他信息的可以和我联系

标签： SPARTAN Spartan xlinix HDL

上传时间： 2014-02-12

上传用户：lnnn30
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool

Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協助工程師debug。可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學這套軟體呢? 其實Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協助工程師了解如何寫好coding style，並養成習慣。下圖所示為整個Debussy的原理架構，可歸納幾個結論：

标签： Analysis Software Debussy Debug

上传时间： 2014-01-14

上传用户：hustfanenze
计数器同步异步预置数清零 verilog hdl 编写

计数器同步异步预置数清零 verilog hdl 编写

标签： verilog hdl 计数器编写

上传时间： 2013-12-18

上传用户：凤临西北
Verilog HDL实现的I2C Slave模拟

Verilog HDL实现的I2C Slave模拟

标签： Verilog Slave HDL I2C

上传时间： 2014-11-17

上传用户：ztj182002
一本关于veirlog hdl的好书

一本关于veirlog hdl的好书，里面有实例可以参考，也讲了语法。

标签： veirlog hdl

上传时间： 2014-11-09

上传用户：gtf1207
pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

标签： pli_handbook_examples_pc verilog hdl 接口

上传时间： 2014-01-17

上传用户：change0329
ABEL 语言参考书详细介绍了ABEL的语法是HDL硬件设计的初级语言. 对HDL硬件设计人员仍然有用.

ABEL 语言参考书详细介绍了ABEL的语法是HDL硬件设计的初级语言. 对HDL硬件设计人员仍然有用.

标签： ABEL HDL 语言硬件设计

上传时间： 2014-01-23

上传用户：as275944189