利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以及带有外围电路的线路板来进行调试，所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和各种外围器件的HDL模块。设计人员在EDA工具提供的虚拟环境下，不但可以编写和调试汇编程序，也可以用HDL设计、仿真和调试具有自己特色的快速算法电路和接口，并通过综合和布线工具自动转换为电路结构，与制造厂家的单元库、宏库及硬核对应起来，通过仿真验证后，即可投片制成专用的片上系统（SOC)集成电路。
上传时间： 2015-09-05
上传用户：cmc_68289287
verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10
上传时间： 2015-09-05
上传用户：gdgzhym
Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF
上传时间： 2013-12-28
上传用户：Andy123456
王金明的Verilog HDL程序集合，包含各个常用的程序
上传时间： 2013-11-26
上传用户：星仔
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口 9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现 9.2.10 编译指令-"文件包含"处理的使用方法
标签： Verilog-HDL LCD 9.2 显示单元
上传时间： 2014-06-23
上传用户：xc216
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现
标签： Verilog-HDL parameter 9.3 硬件电路
上传时间： 2013-12-14
上传用户：jeffery
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： Verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
