ACtive-HDL

使用Ｖeriolog hdl 编写手机屏测试程序．

使用Ｖeriolog hdl 编写手机屏测试程序．

标签： eriolog hdl 编写手机

上传时间： 2015-07-08

上传用户：tfyt
本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子

本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。

标签： Verilog-HDL CD-ROM 实践应用系统

上传时间： 2014-01-19

上传用户：lixinxiang
Verilog HDL的PLI子程序接口

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，

标签： Verilog HDL PLI 程序接口

上传时间： 2013-12-09

上传用户：kr770906
第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL

第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL模型第五章基本运算逻辑和它们的Verilog HDL模型第六章运算和数据流动控制逻辑

标签： Verilog HDL 数字信号处理基本概念

上传时间： 2014-01-27

上传用户：sclyutian
是一本好书,verilog HDL,a guide to digital design and synthesis

是一本好书,verilog HDL,a guide to digital design and synthesis

标签： synthesis verilog digital design

上传时间： 2015-07-14

上传用户：熊少锋
VERILOG HDL 实际工控项目源码开发工具 altera quartus2

VERILOG HDL 实际工控项目源码开发工具 altera quartus2

标签： quartus2 VERILOG altera HDL

上传时间： 2013-12-29

上传用户：banyou
硬件描述语言,verilog HDL,实现了解码器的设计

硬件描述语言,verilog HDL,实现了解码器的设计

标签： verilog HDL 硬件描述语言解码器

上传时间： 2013-12-22

上传用户：sclyutian
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

标签： Verilog HDL 语言编写

上传时间： 2015-07-18

上传用户：yulg
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

标签： Verilog Modsim iout HDL

上传时间： 2014-01-15

上传用户：lanwei
本原码是基于Verilog HDL语言的FPGA原程序

本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

标签： Verilog FPGA HDL 语言

上传时间： 2015-08-04

上传用户：15071087253