cpld系统 EWB quartus2编译 电子综合设计试验箱程序
上传时间： 2013-08-13
上传用户：maqianfeng
一个关于quartus2 6.0的破解软件
上传时间： 2015-06-15
上传用户：Zxcvbnm
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
标签： quartus2 VERILOG altera HDL
上传时间： 2013-12-29
上传用户：banyou
一个基于quartus2的等精度频率计的设计，主要采用的verilogＨＤＬ语言
上传时间： 2015-11-22
上传用户：gaome
quartus2编译环境 最新的cpld开发环境
上传时间： 2013-12-23
上传用户：nairui21
整型数据转换为二进制数据的实验。全部都是整个文件夹上传的。可以用quartus2直接运行的。
上传时间： 2016-04-30
上传用户：ynsnjs
抢答器。可以直接用quartus2运行，解压无需密码。以前我们做实验的时候用的这个
上传时间： 2014-09-01
上传用户：wang0123456789
quartus2实现的四位进制并行加法器 用VHDL语言实现
上传时间： 2016-05-30
上传用户：yzhl1988
采用quartus2编写的电子秒表电路 实现计时、暂停等功能
上传时间： 2016-06-03
上传用户：CSUSheep
采用quartus2编写的数码管扫描显示电路 共有三个电路 电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。 电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示数字0；其它数码管不亮。 电路3：利用人眼的视觉暂留效应，使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位，数码管4和5显示分钟的低位和高位，数码管7和8显示小时的低位和高位。当按下启动计时按钮时，开始计时；当按下异步清零按钮时，各计数器清零，6个数码管显示为000000。
上传时间： 2014-01-20
上传用户：teddysha
