虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

viterbi

  • 基于FPGA的viterbi译码器设计与实现.rar

    卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。 本文设计了基于FPGA的高速viterbi译码器。在对viterbi译码算法深入研究的基础上,重点研究了viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路,生成测试viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证,Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的viterbi译码器与Simulink中的viterbi译码器模块的译码性能相当。

    标签: viterbi FPGA 译码器

    上传时间: 2013-06-24

    上传用户:myworkpost

  • 全并行viterbi译码器的FPGA实现

      本文对于全并行viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。  首先介绍了卷积码及viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结构设计进行优化并利用FPGA实现,而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出viterbi译码模块应用在实际系统上的误码率测试性能结果。  测试结果表明,系统的误码率达到了工程标准的要求,从而验证了译码器设计的可靠性,同时所设计的基于FPGA实现的全并行viterbi译码器适用于高速数据传输的应用场合。

    标签: viterbi FPGA 并行 译码器

    上传时间: 2013-07-30

    上传用户:13913148949

  • IEEE80211a物理层关键技术研究——FIR滤波器与viterbi译码器的FPGA实现

    无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASIC器件FPGA,设计实现了物理层基带处理的关键模块,为今后形成具有自主知识产权的IP核奠定了基础.该文研究内容得到了天津市信息化办公室"宽带无线局域网关键技术研究"项目经费的支持.该文在对IEEE 802.11a协议深入研究的基础上,提出了物理层的实现方案和功能模块划分.重点研究了实现基带处理的关键模块:FIR滤波器、卷积码编码器以及(2,1,7)viterbi译码器的实现算法和硬件结构.在viterbi译码器的设计中,

    标签: viterbi 80211a 80211 IEEE

    上传时间: 2013-06-19

    上传用户:xinzhch

  • 高速viterbi译码器的FPGA实现

    本文提出了一种高速viterbi译码器的FPGA实现方案。这种viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是viterbi译码器最主要的瓶颈所在,本文在加一比一选模块中采用了全并行结构的设计方法,这种方法虽然增加了硬件的使用面积,却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法,与寄存器交换法相比,回溯算法更适用于FPGA开发设计。为了提高译码性能,减小译码差错,本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪,在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同,FPGA芯片完全采用硬件平台对viterbi译码器加以实现,这使译码速率得到很大的提升。针对于具体的FPGA硬件实现,本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。

    标签: viterbi FPGA 译码器

    上传时间: 2013-04-24

    上传用户:181992417

  • (2,1,9)软判决viterbi译码器的设计与FPGA实现

    卷积码是无线通信系统中广泛使用的一种信道编码方式。viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了viterbi算法的原理,重点讨论了决定viterbi算法复杂度和译码性能的关键因素,在此基础上设计了采用“串-并”结合运算方式的viterbi译码器,并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下: 1.对输入数据采用了二比特四电平量化的软判决方式,对欧氏距离的计算方法进行了简化,以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式,和全并行的设计相比,在满足译码速度的同时,节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式,简化了控制模块的逻辑电路,优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法,与传统的寄存器交换法相比,减少了寄存器的使用,大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台,采用Modelsim仿真器对设计进行了功能仿真,结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法,巧妙地利用了Matlab算法仿真程序的输出结果,提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试,最大运行时钟频率110MHz,最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的viterbi译码器IP核进行了性能比较,比较结果证明本文中设计的viterbi译码器具有很高的工程实用价值。

    标签: viterbi FPGA 软判决 译码器

    上传时间: 2013-07-23

    上传用户:叶山豪

  • 参数化viterbi译码器的FPGA实现

    本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。  本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式,大大节省了嵌入式RAM块;提出了一种新的累加度量值的归一化办法;此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法,大大提高了仿真的速度。  所设计的(2,1,7)连续型5比特软判决译码器已经应用于某型号接收机,经受了实际应用的考验产生了巨大的经济效益。

    标签: viterbi FPGA 参数 译码器

    上传时间: 2013-04-24

    上传用户:waizhang

  • 卷积编码及基于DSP的viterbi译码器设计

    ·卷积编码及基于DSP的viterbi译码器设计

    标签: viterbi DSP 卷积 编码

    上传时间: 2013-04-24

    上传用户:Jason1990

  • viterbi的FPGA实现

    viterbi的FPGA实现,南京理工大学的一篇硕士论文,很有参考价值。文件为.nh类型。

    标签: viterbi FPGA

    上传时间: 2013-08-20

    上传用户:molo

  • viterbi编解码器的完整vhdl代码

    论文格式,内含viterbi编解码器的完整vhdl代码,文件为.nh格式

    标签: viterbi vhdl 编解码器 代码

    上传时间: 2013-09-03

    上传用户:qiaoyue

  • viterbi译码器的一种fpga实现

    viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用

    标签: viterbi fpga 译码器

    上传时间: 2013-09-06

    上传用户:dsgkjgkjg