您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

一种基于移位寄存器的CAM的VHDL实现,提供下载.

标签: VHDL CAM 移位寄存器发布者:wzy1上传时间:2017-02-11
基于FPGA的全数字锁相环设计,内有设计过程和设计思想

标签: FPGA 全数字锁相环过程发布者:cal04上传时间:2017-02-11
《VHDL与数字电路设计》配套光盘,可以实际调用

标签: VHDL 数字光盘电路设计发布者:tzxiaojian上传时间:2017-02-10
这是一个用VHDL写的小程序

标签: VHDL 程序发布者:horse2000上传时间:2017-02-10
秒表的逻辑结构比较简单

标签: 逻辑比较发布者:xiaoluya54上传时间:2017-02-10
《FPGA数字电子系统设计与开发实例导航》的配套光盘

标签: FPGA 数字电子开发实例导航发布者:sgly2002上传时间:2017-02-10
Altera下的FPGA运行Nios处理器的flash控制器

标签: Altera flash FPGA Nios 发布者:my上传时间:2017-02-09
基于S2gx芯片的NIOS下的x4模式PCI-Express模块

标签: PCI-Express S2gx NIOS 芯片发布者:wugu0上传时间:2017-02-09
ASK调制VHDL程序 --文件名：PL_ASK --功能：基于VHDL硬件描述语言

标签: VHDL PL_ASK ASK 调制发布者:libin2722上传时间:2017-02-09
CPSK调制VHDL程序 --文件名：PL_CPSK --功能：基于VHDL硬件描述语言

标签: VHDL PL_CPSK CPSK 调制发布者:IsabellaJ上传时间:2017-02-09
--文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的）

标签: mine vhd 方波波形发布者:guoliushuan上传时间:2017-02-09
--文件名：PL_MPSK --功能：基于VHDL硬件描述语言

标签: PL_MPSK VHDL 硬件描述语言发布者:abc171abc171上传时间:2017-02-09
verilog source crc criteria, such as CYXLIC REDUNDANCY

标签: REDUNDANCY criteria verilog source 发布者:lwp上传时间:2017-02-09
这是一本关于VHDL电路设计的原始英文版资料

标签: VHDL 电路设计英文发布者:yufei66900上传时间:2017-02-08
这是一个由得到的命令(地址)从RAM 中读取命令并送入一个名为FUNREG的寄存器的代码,和前面的MINICORE 可以衔接,属于mikroprogrammbar steuerwerk(可编程的控制器

标签: mikroprogrammbar steuerwerk MINICORE FUNREG 发布者:boobyb上传时间:2017-02-08
hdb3编码的 hdb3编码的

标签: hdb3 编码发布者:qq448792326上传时间:2017-02-08
各种fpga的开发资料

标签: fpga 开发资料发布者:xiongxianwang8上传时间:2017-02-08
各种fpga的开发资料

标签: fpga 开发资料发布者:bobar上传时间:2017-02-08
<CPLDFPGA嵌入式应用开发技术白金手册>配套源代码

标签: CPLDFPGA lt gt 嵌入式应用发布者:cando99上传时间:2017-02-08
FPGA调试程序

标签: FPGA 调试程序发布者:lovely19891019上传时间:2017-02-07
基于FPGA的DDS信号发生器的简单实现。DDS（直接数字合成）是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便

标签: DDS FPGA 信号发生器数字发布者:jc6629402上传时间:2017-02-06
本源码为基于Alteral FPGA SOPC系统的PIO中断例程。

标签: Alteral FPGA SOPC PIO 发布者:csytml上传时间:2017-02-06
some example for verilog design

标签: example verilog design some 发布者:Fiona1207上传时间:2017-02-06
MP3 for XPLA3 XILINX.CPLD,必须在XILINX的FPGA芯片下使用,因为IP核是xilinx

标签: XILINX xilinx XPLA3 CPLD 发布者:lz0324上传时间:2017-02-05
基于Altera的FPGA开发的基于FPGA的AD转换功能

标签: FPGA Altera AD转换发布者:xiaochonghan上传时间:2017-02-05
目前市面上比较流行的can协议vhdl控制器

标签: vhdl can 比较协议发布者:newyearday上传时间:2017-02-05
另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.

标签: FIFO VHDL 源码模块发布者:cong328上传时间:2017-02-05
VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验

标签: utopia VHDL 转换接口发布者:l991090150上传时间:2017-02-05
utopia接口模块VHDL源码,实现UTOPIA接口功能,可进行UTOPIA接口仿真

标签: UTOPIA utopia VHDL 接口模块发布者:RSY527上传时间:2017-02-05
在FPGA上实现的出租车计价器VHDL源代码能实现里程计价、误时计价等功能

标签: FPGA VHDL 出租车计价器源代码发布者:mpeg2000上传时间:2017-02-04