您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

采用Altera公司的CycloneII芯片EP2C8的一些程序代码。

标签: CycloneII Altera EP2C8 芯片发布者:lkconan上传时间:2017-03-23
VGA controller源码及显示汉字和ascii字符的c代码实例

标签: controller ascii VGA 源码发布者:xof1234上传时间:2017-03-23
在开发FPGA上比较有用

标签: FPGA 比较发布者:shanyeshuren上传时间:2017-03-23
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。

标签: VHDL for 计算发布者:AhQ上传时间:2017-03-23
it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have

标签: controller synthesize verilog traffic 发布者:yhb71181491615上传时间:2017-03-22
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in x

标签: synthesize simulator modelsim interin 发布者:sbukhpak上传时间:2017-03-22
实现FPGA和上位机的串口通信

标签: FPGA 上位机串口通信发布者:wlflove123上传时间:2017-03-22
xilinx LVDS接口程序,xilinx LVDS接口程序

标签: xilinx LVDS 接口程序发布者:LotusAwhaT上传时间:2017-03-22
RS232串行通信

标签: 232 RS 串行通信发布者:zhang87874833上传时间:2017-03-21
实现USB接口功能的VHDL和verilog完整源代码

标签: verilog VHDL USB 接口功能发布者:sy361上传时间:2017-03-21
Verilog HDL的开发学习教程。值得一看

标签: Verilog HDL 教程发布者:yuanshuai440上传时间:2017-03-20
美国海军原版VHDL编程指南

标签: VHDL 美国海军编程指南发布者:fansino上传时间:2017-03-20
vga视频输出（vhdl）

标签: vhdl vga 视频输出发布者:a1102882595上传时间:2017-03-20
leon ep2s60 ddr use altera statix2 and add ddr sdram

标签: ddr statix2 altera sdram 发布者:toctory上传时间:2017-03-19
Stereo-Vision circuit description, Aug 2002, Ahmad Darabiha This design contains four top level ci

标签: Stereo-Vision description Darabiha contains 发布者:feigo156上传时间:2017-03-19
超简明Quartus2教程,是一个CPLD入门的好资料

标签: Quartus2 CPLD 教程发布者:dhgagfdagfdsdgf上传时间:2017-03-19
FPGA设计用工具QUARTUS II的使用说明文档

标签: QUARTUS FPGA 使用说明文档发布者:gsxyndll上传时间:2017-03-18
this is a ipcode of 51 mcu!

标签: ipcode this mcu is 发布者:A15117704533上传时间:2017-03-18
this is a docoument of education!

标签: docoument education this is 发布者:zhoulovely上传时间:2017-03-18
verilog code for 8-bit signed integers....its working

标签: integers verilog working signed 发布者:bandagemaster上传时间:2017-03-18
键扫描处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键

标签: verilog 50 Hz 处理程序发布者:chenqiyun1990上传时间:2017-03-18
Divisor do Tipo com restaura莽茫o sequencial

标签: sequencial restaura Divisor Tipo 发布者:xufengping716上传时间:2017-03-18
用Verilog语言在FPGA内实现一256个采样点的正弦波

标签: Verilog FPGA 256 语言发布者:wuqunzhen上传时间:2017-03-18
32-bit_multiplier_model程序

标签: bit_multiplier_model 32 程序发布者:kyo上传时间:2017-03-17
<<精通VerilogHDL IC设计核心技术实例详解>>一书的附录源代码。

标签: VerilogHDL lt gt IC设计发布者:heyuyutu上传时间:2017-03-16
It contains a vhdl description of the external bus interface unit for 68000 processor. currently onl

标签: description currently interface processor 发布者:lizibb上传时间:2017-03-16
利用Verilog语言进行FIFO设计

标签: Verilog FIFO 语言发布者:lxwcqq上传时间:2017-03-16
<数字逻辑与VHDL设计>代码作者：STEPHEN BROWN

标签: STEPHEN BROWN VHDL lt 发布者:peterzhang1982上传时间:2017-03-15
alter公司的mcu核

标签: alter mcu 发布者:lwc_1978上传时间:2017-03-15
键盘鼠标的源码及约束（verilog）已用FPGA实现

标签: verilog FPGA 键盘源码发布者:huajunun上传时间:2017-03-14