您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

使用方法： 1.拷贝到硬盘

标签: 硬盘发布者:ABC258369000上传时间:2017-03-01
VHDL编程一百例

标签: VHDL 编程发布者:buptbaishikele上传时间:2017-03-01
FPGA 的教程 ,适合初学者

标签: FPGA 教程初学者发布者:cdcgl上传时间:2017-02-28
or1200开源risc cpu的verilog描述实现

标签: verilog 1200 risc cpu 发布者:huajunun上传时间:2017-02-28
该项目可在VGA显示器上显示ＲＡＭ或ＲＯＭ中的十六进制数据

标签: VGA 项目显示器十六进制发布者:smellteen上传时间:2017-02-27
用vhdl编写的十进制计数器

标签: vhdl 编写十进制计数器发布者:kuaile13y上传时间:2017-02-26
利用FPGA实现DDS经过编译没有错误。编译环境为QuartusII7.2

标签: QuartusII FPGA DDS 7.2 发布者:qingmei_changle上传时间:2017-02-26
SDRAM控制器的源代码打包下载

标签: SDRAM 控制器源代码发布者:gjq2000上传时间:2017-02-26
一个VHDL编写的时钟的程序

标签: VHDL 编写时钟程序发布者:lc1230z上传时间:2017-02-26
用VHDL编写的CY62256VSO芯片的驱动程序.

标签: 62256 VHDL VSO CY 发布者:lyyfengyutongzh上传时间:2017-02-26
vhdl实现对模数转换芯片adc0832的控制,程序采用的是状态编码输出.

标签: vhdl 0832 adc 模数转换芯片发布者:tanhua1981上传时间:2017-02-25
自己编写的串并变换的fpga程序

标签: fpga 编写变换程序发布者:jipigu上传时间:2017-02-25
Verilog的LED控制器源程序

标签: Verilog LED 控制器源程序发布者:Rebecca_SYF上传时间:2017-02-24
成本低廉易于实现非常适合自学自制的出租车计价器VHDL程序

标签: VHDL 出租车计价器程序发布者:jjjjjkkkkjkjkjk上传时间:2017-02-24
几个稍微深入的时序逻辑电路和状态机的VHDL代码

标签: VHDL 时序逻辑电路代码状态发布者:newyearday上传时间:2017-02-24
modelsim的使用方法,modelsim 是VHDL的仿真工具

标签: modelsim VHDL 仿真工具发布者:wwangllei上传时间:2017-02-24
VHDL语言100例

标签: VHDL 100 语言发布者:Jonson_zhu上传时间:2017-02-21
SD卡读卡器模块的VHDL及软件驱动代码

标签: VHDL SD卡读卡器模块代码发布者:ywq9089上传时间:2017-02-20
SDRAM存取控制器设计书

标签: SDRAM 存取制器设计发布者:haoding306上传时间:2017-02-20
在逻辑的系统仿真中使用的FLASH模型（AMD的Am29lv160d）

标签: FLASH 160d AMD 160 发布者:maple_78上传时间:2017-02-20
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7

标签: Verilog Quartus EPM7 8.1 发布者:jessica12332145上传时间:2017-02-20
ALTERA公司的MAXⅡ系列CPLD的内部flash使用教程

标签: ALTERA flash CPLD MAX 发布者:linux_open_lab上传时间:2017-02-19
Xilinx可编程逻辑器件的高级应用与设计技巧全面介绍Xilinx的CoolRunnerII Spartan-3 Virtex-II VirtexII pro等器件的结构特性

标签: Xilinx CoolRunnerII Virtex-II VirtexII 发布者:lidaniel上传时间:2017-02-18
verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）

标签: verilog VERILOG RISC8 CORE 发布者:rylzll上传时间:2017-02-18
VERILOG Synchronous FIFO. 4 x 16 bit words.

标签: Synchronous VERILOG words FIFO 发布者:princessmeng上传时间:2017-02-18
VHDL的数字电子钟程序

标签: VHDL 数字电子钟程序发布者:eeworm上传时间:2017-02-18
该文档是基于QUARTUS2_6.0的Verilog试验例程

标签: QUARTUS Verilog 6.0 文档发布者:zln12345上传时间:2017-02-18
for FPGA IMPLEMENTATION,OUR DATAPATH CREATED FOR TWO BIRS MULTIPLICATION

标签: IMPLEMENTATION MULTIPLICATION DATAPATH CREATED 发布者:xu__tiger上传时间:2017-02-18
What is Verilog? &#10149 Verilog HDL is a Hardware Description Language (HDL) &#10149 Verilog HDL

标签: Verilog HDL 10149 Description 发布者:yehao上传时间:2017-02-18
Verilog Overview n Basic Structure of a Verilog Model n Components of a Verilog Module – Ports –

标签: Verilog Components Structure Overview 发布者:Numb_pqc上传时间:2017-02-18