新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
标签： csa 浮点 乘法器
上传时间： 2016-12-27
上传用户：wff
用VHDL实现四位乘法器，不直接用乘法实现，一来节省资源，二来可提高速度！
标签： VHDL 乘法器
上传时间： 2017-01-02
上传用户：athjac
椭圆曲线加密算法中的乘法器的生成，主要功能是实现在素域上的多项式模P(大素数）乘的运算。
标签： 椭圆曲线 加密算法 乘法器
上传时间： 2014-06-11
上传用户：waizhang
Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真
标签： Verilog hdl 语言 乘法器设计
上传用户：lunshaomo
Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真
上传时间： 2013-12-27
上传用户：ls530720646
定点八位乘法器的原理图设计，已通过功能仿真！
标签： 定点 乘法器 原理图设计
上传时间： 2017-01-03
上传用户：z754970244
该代码是布斯乘法器代码，用于了解布斯算法，本人也是初学者。
标签： 代码 乘法器
上传时间： 2017-01-10
上传用户：love_stanford
一个关于Wallace树乘法器的论文，当中展示了一种改进后的wallace树乘法器方案，相比原来占用晶体管更少，效率更高
标签： Wallace 树 乘法器 论文
上传时间： 2014-01-11
上传用户：manlian
vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数
标签： 100 vhdl VHDL 语言
上传时间： 2013-12-13
上传用户：古谷仁美
基于CPLD/FPGA的十六位乘法器的VHDL实现
标签： CPLD FPGA VHDL 十六位
上传时间： 2013-12-16
上传用户：qq1604324866
