18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
标签： bit Wallace booth2 booth
上传时间： 2017-01-13
上传用户：firstbyte
VHDL乘法器 四输入 四输出的代码设计
标签： VHDL 乘法器 输入 代码设计
上传时间： 2017-01-14
上传用户：jyycc
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位
标签： 乘法器 乘法 移位
上传时间： 2013-12-24
上传用户：大融融rr
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
标签： CORDIC FIFO 204 188
上传时间： 2017-01-24
上传用户：缥缈
VHDL：用状态机的方法实现一个8位乘法器
标签： VHDL 8位 状态 乘法器
上传时间： 2017-01-25
上传用户：cccole0605
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
标签： verilog 编写 乘法器
上传时间： 2014-08-29
上传用户：luopoguixiong
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
标签： xilinx vhdl 乘法器 二进制
上传时间： 2014-01-10
上传用户：xiaoyunyun
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操作性强。
标签： 组合逻辑 乘法器 比较 速度
上传时间： 2017-02-03
上传用户：xzt
乘法器 所占资源很少 很好的一个乘法器 史书上的一个例子 说得很好啊
标签： 乘法器 资源
上传时间： 2014-11-26
上传用户：bruce
msp430单片机最新的产品MSP430F5438内部硬件乘法器的操作的示例程序
标签： 430 F5438 430F 5438
上传时间： 2017-02-27
上传用户：dsgkjgkjg
