乘法器的vhdl语言描述.本人调试已经通过
标签: vhdl 乘法器 语言 调试
上传时间: 2013-12-17
上传用户:skhlm
高效的乘法函数,不用调用系统乘法器,对没有乘法器的系统来说非常有用.
标签: 乘法器 乘法 函数
上传时间: 2016-09-21
上传用户:wanqunsheng
GF_2_m_域乘法器的快速设计及FPGA实现,RS编码及其译码都是在GF_2_m_域中进行的
标签: FPGA GF 乘法器
上传时间: 2016-09-22
上传用户:xsnjzljj
GF_2_m_域乘法器的快速设计及FPGA实现,对于rs编翼码的理解和设计有帮助
上传时间: 2013-12-12
上传用户:日光微澜
基于BOOTH的32位快速乘法器的设计源码
标签: BOOTH 乘法器 源码
上传用户:pinksun9
xilinx里的乘法器ip核程序,booth乘法 wallace tree算法 4-2压缩编码 超前进位加法
标签: xilinx 乘法器 程序
上传时间: 2016-10-17
上传用户:ve3344
64位乘法器源码verilog,经过验证测试
标签: verilog 乘法器 源码 验证测试
上传时间: 2016-10-18
上传用户:hwl453472107
32位元2進位SIGNED乘法器32位元SIGNED乘法器
标签: SIGNED 乘法器
上传用户:皇族传媒
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
标签: verilog booth hdl 家
上传时间: 2013-11-29
上传用户:jjj0202
用VHDL写的4*4乘法器,学习VHDL语言的可以
标签: VHDL 乘法器
上传时间: 2014-11-24
上传用户:JasonC