虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

方法研究

  • 永磁同步电机弱磁控制方法研究.

    本文首先就永磁同步电机弱磁控制的国内外发展现状和未来发展趋势进行了简单介绍,建立了永磁同步电机在旋转坐标系下的动态模型,介绍了常用的矢量控制策略,并通过控制效果对比引出永磁同步电机弱磁控制方法。然后,详细介绍了永磁同步电机的弱磁控制原理,并对弱磁控制的约束条件、弱磁控制区间的电流给定及现有弱磁控制策略做了简单的介绍,推导了电机在恒转矩控制和弱磁控制阶段中永磁同步电机电流矢量在电流平面的运行轨迹及其相关说明。深入研究了基于电压反馈的永磁同步电机弱磁控制算法。最后,基于电压反馈弱磁算法对控制系统建模,构建了以SVPWM为调制算法,基于电压反馈的永磁同步电机弱磁控制系统框图,对框图中的关键模块进行了分析和设计,并借助Matlab/Simulink 软件对控制系统进行了建模和仿真,仿真结果验证了基于电压反馈的弱磁控制方法的可行性和有效性。并由仿真结果分析指出基于电压反馈弱磁控制策略的不足点,从而为该弱磁控制策略的进一步完善提出新的思路。关键词:永磁同步电机,SVPWM调制,弱磁控制,电压反馈,Matlab/Simulink仿真

    标签: 永磁同步电机 弱磁控制

    上传时间: 2022-06-24

    上传用户:zhaiyawei

  • 基于DSP的永磁同步电机控制方法研究

    论文的主要工作和新见解如下:1、分析了永磁同步电机结构、特点和国内外学者对其最新研究成果,研究了永磁同步电机控制理论中经常涉及到的三种坐标系转换原理,并在此基础上给出了两种不同坐标系下的永磁同步电机数学模型,建立了永磁同步电机仿真模型并进行了仿真研究。2、分析了空间电压矢量脉宽调制和直接转矩控制两种控制技术的基本原理,并分别建立了基于空间电压矢量脉宽调制和直接转矩控制的永磁同步电机控制系统仿真模型,通过大量的仿真,研究了两种控制技术在永磁同步电机控制性能上各自特性以及差异。3、在分析永磁同步电机直接转矩控制的基础上,提出了两种扇区边界过渡时选择电压矢量造成转矩脉动的抑制方法,仿真结果表明所提两法方法预期效果明显;研究了零电压矢量在直接转矩控制中的作用和一种改进的永磁同步电机直接转矩控制策略,仿真结果表明将零电压矢量引入控制和改进的策略都能明显抑制系统转矩脉动。4、在常规控制基础上,引入模糊逻辑控制技术进一步优化永磁同步电机直接转矩控制方法,建立了基于模糊逻辑的永磁同步电机直接转矩控制系统仿真模型,仿真结果表明模糊逻辑控制能有效的提高直接转矩控制性能。5、采用速度快、功能强大的电机控制专用芯片TMS320LF2407A作为主要控制芯片,完成了永磁同步电机直接转矩控制系统实验软硬件设计,为今后研究打下了基础。关键词:数字信号处理器,永磁同步电动机,空间电压矢量脉宽调制,直接转矩控制,模糊逻辑控制

    标签: dsp 电机控制

    上传时间: 2022-06-27

    上传用户:kingwide

  • 永磁直流无刷电机混合驱动方法研究.rar

    永磁无刷直流电动机利用转子上的永磁体激磁,采用电子换相取代机械换相,结构简单、体积小、效率高,在许多领域得到了广泛应用。但是,由于永磁无刷直流电动机本身存在较大的转矩脉动,从而使电机运行性能存在缺陷,限制了它在精密传动系统中的应用。本文在开发完成永磁无刷直流电动机控制系统的基础上,针对如何减小和抑制自控式永磁电动机转矩脉动这一问题,提出了一种混合控制策略:利用原有的六个离散位置信号,在三三导通控制策略的基础上,融入矢量控制策略,使得电机在运行过程中定子的基波磁势与转子磁势尽量保持在90°左右,来实现近似正弦波电流驱动,可以在不增加系统成本的基础上,较好地抑制电磁转矩脉动,并通过实验验证其正确性,其主要内容如下: 第二章主要阐述了永磁无刷直流电动机的运行原理,给出了电机的数学模型,在此基础上,利用Matlab/Simulink软件建立了电机及控制系统的仿真模型,并给出了仿真和实验波形。 第三章介绍基于TI公司TMS320F240PQA芯片的永磁直流无刷电机控制器的设计,并对系统主电路、驱动模块、电流检测、过压保护等电路作了详细的介绍,对设计中容易出现的问题进行分析,搭建了整个系统的硬件平台。 第四章介绍了常规的矢量控制技术,提出了一种混合控制策略的新方法:利用霍尔位置传感器的六个位置信号,使得电机在运行过程中定子的基波磁势与转子磁势尽量保持在90°左右,从而达到控制器简单、转矩脉动降低的目的。并分析了这种控制策略在匀速、加减速情况下的运行性能。 第五章在前几章分析的基础上,完整给出了混合控制策略的软件编程方法,并按照模块化的思想,把软件分成多个独立模块,并重点介绍了系统启动、转速计算、转子位置计算、sinθ和cosθ的计算、PWM输出等几个部分,并给出实验波形验证其可行性。

    标签: 直流无刷电机 方法研究 驱动

    上传时间: 2013-05-30

    上传用户:时代将军

  • 高速永磁无刷直流电机转子涡流损耗的研究.rar

    高速电机由于转速高、体积小、功率密度高,在涡轮发电机、涡轮增压器、高速加工中心、飞轮储能、电动工具、空气压缩机、分子泵等许多领域得到了广泛的应用。永磁无刷直流电机由于效率高、气隙大、转子结构简单,因此特别适合高速运行。高速永磁无刷直流电机是目前国内外研究的热点,其主要问题在于:(1)转子机械强度和转子动力学;(2)转子损耗和温升。本文针对高速永磁无刷直流电机主要问题之一的转子涡流损耗进行了深入分析。转子涡流损耗是由定子电流的时间和空间谐波以及定子槽开口引起的气隙磁导变化所产生的。首先通过优化定子结构、槽开口和气隙长度的大小来降低电流空间谐波和气隙磁导变化所产生的转子涡流损耗;通过合理地增加绕组电感以及采用铜屏蔽环的方法来减小电流时间谐波引起的转子涡流损耗。其次对转子充磁方式和转子动力学进行了分析。最后制作了高速永磁无刷直流电机样机和控制系统,进行了空载和负载实验研究。论文主要工作包括: 一、采用解析计算和有限元仿真的方法研究了不同的定子结构、槽开口大小、以及气隙长度对高速永磁无刷直流电机转子涡流损耗的影响。对于2极3槽集中绕组、2极6槽分布叠绕组和2极6槽集中绕组的三台电机的定子结构进行了对比,利用傅里叶变换,得到了分布于定子槽开口处的等效电流片的空间谐波分量,然后采用计及转子集肤深度和涡流磁场影响的解析模型计算了转子涡流损耗,通过有限元仿真对解析计算结果加以验证。结果表明:3槽集中绕组结构的电机中含有2次、4次等偶数次空间谐波分量,该谐波分量在转子中产生大量的涡流损耗。采用有限元仿真的方法研究了槽开口和气隙长度对转子涡流损耗的影响,在空载和负载状态下的研究结果均表明:随着槽开口的增加或者气隙长度的减小,转子损耗随之增加。因此从减小高速永磁无刷电机转子涡流损耗的角度考虑,2极6槽的定子结构优于2极3槽结构。 二、高速永磁无刷直流电机额定运行时的电流波形中含有大量的时间谐波分量,其中5次和7次时间谐波分量合成的电枢磁场以6倍转子角速度相对转子旋转,11次和13次时间谐波分量合成的电枢磁场以12倍转子角速度相对转子旋转,这些谐波分量与转子异步,在转子保护环、永磁体和转轴中产生大量的涡流损耗,是转子涡流损耗的主要部分。首先研究了永磁体分块对转子涡流损耗的影响,分析表明:永磁体的分块数和透入深度有关,对于本文设计的高速永磁无刷直流电机,当永磁体分块数大于12时,永磁体分块才能有效地减小永磁体中的涡流损耗;反之,永磁体分块会使永磁体中的涡流损耗增加。为了提高转子的机械强度,在永磁体表面通常包裹一层高强度的非磁性材料如钛合金或者碳素纤维等。分析了不同电导率的包裹材料对转子涡流损耗的影响。然后利用涡流磁场的屏蔽作用,在转子保护环和永磁体之间增加一层电导率高的铜环。有限元分析表明:尽管铜环中会产生涡流损耗,但正是由于铜环良好的导电性,其产生的涡流磁场抵消了气隙磁场的谐波分量,使永磁体、转轴以及保护环中的损耗显著下降,整体上降低了转子涡流损耗。分析了不同的铜环厚度对转子涡流损耗的影响,研究表明转子各部分的涡流损耗随着铜屏蔽环厚度的增加而减小,当铜环的厚度达到6次时间谐波的透入深度时,转子损耗减小到最小。 三、对于给定的电机尺寸,设计了两台电感值不同的高速永磁无刷直流电机,通过研究表明:电感越大,电流变化越平缓,电流的谐波分量越低,转子涡流损耗越小,因此通过合理地增加绕组电感能有效的降低转子涡流损耗。 四、研究了高速永磁无刷直流电机的电磁设计和转子动力学问题。对比分析了平行充磁和径向充磁对高速永磁无刷直流电机性能的影响,结果表明:平行充磁优于径向充磁。设计并制作了两种不同结构的转子:单端式轴承支撑结构和两端式轴承支撑结构。对两种结构进行了转子动力学分析,实验研究表明:由于转子设计不合理,单端式轴承支撑结构的转子转速达到40,000rpm以上时,保护环和定子齿部发生了摩擦,破坏了转子动平衡,导致电机运行失败,而两端式轴承支撑结构的转子成功运行到100,000rpm以上。 五、最后制作了平行充磁的高速永磁无刷直流电机样机和控制系统,进行了空载和负载实验研究。对比研究了PWM电流调制和铜屏蔽环对转子损耗的影响,研究表明:铜屏蔽环能有效的降低转子涡流损耗,使转子损耗减小到不加铜屏蔽环时的1/2;斩波控制会引入高频电流谐波分量,使得转子涡流损耗增加。通过计算绕组反电势系数的方法,得到了不同控制方式下带铜屏蔽环和不带铜屏蔽环转子永磁体温度。采用简化的暂态温度场有限元模型分析了转子温升,有限元分析和实验计算结果基本吻合,验证了铜屏蔽环的有效性。

    标签: 无刷直流 电机转子 涡流损耗

    上传时间: 2013-05-18

    上传用户:zl123!@#

  • 射频功率放大器及其线性化方法研究.rar

    射频功率放大器存在于各种现代无线通信系统的末端,所以射频功率放大器性能的优劣直接影响到整个通信系统的性能指标。如何在兼顾效率的前提下提高功放的线性度是近年来国内外的研究热点,在射频功率放大器的设计过程中这是非常重要的问题。 作为发射机末端的重要模块,射频功率放大器的主要任务是给负载天线提供一定功率的发射信号,因此射频功率放大器一般都工作在大信号条件下。所以设计射频功率放大器时,器件的选型和设计方式都和一般的小信号放大器不同,尤其在宽带射频功率放大器的设计过程中,由于工作频带很宽,且要综合考虑线性度和效率问题,所以射频功率放大器的设计难度很大。 本文设计了一个工作频带为30-108MHz,增益为25dB的宽带射频功率放大器。由于工作频带较宽,输出功率较大,线性度要求高;所以在实际的过程中采用了宽带匹配,功率回退等技术来达到最终的设计目标。 本文首先介绍了关于射频功率放大器的一些基础理论,包括器件在射频段的工作模型,使用传输线变压器实现阻抗变换的基本原理,S参数等,这些是设计射频功率放大器的基本理论依据。然后本文描述了射频功率放大器非线性失真产生的原因,在此基础上介绍了几种线性化技术并做出比较。然后本文介绍了射频功率放大器的主要技术指标并提出一种具体的设计方案,最后利用ADS软件对设计方案进行了仿真。仿真过程包括两个步骤,首先是进行直流仿真来确定功放管的静态工作点,然后进行功率增益即S21的仿真并达到设计要求。

    标签: 射频功率放大器 线性 方法研究

    上传时间: 2013-07-28

    上传用户:gtf1207

  • 基于IGBT的150kHz大功率感应加热电源的研究.rar

    本文以感应加热电源为研究对象,阐述了感应加热电源的基本原理及其发展趋势。对感应加热电源常用的两种拓扑结构--电流型逆变器和电压型逆变器做了比较分析,并分析了感应加热电源的各种调功方式。在对比几种功率调节方式的基础上,得出在整流侧调功有利于高频感应加热电源频率和功率的提高的结论,选择了不控整流加软斩波器调功的感应加热电源作为研究对象。针对传统硬斩波调功式感应加热电源功率损耗大的缺点,采用软斩波调功方式,设计了一种零电流开关准谐振变换器ZCS-QRCs(Zero-current-switching-Quasi-resonant)倍频式串联谐振高频感应加热电源。介绍了该软斩波调功器的组成结构及其工作原理,通过仿真和实验的方法研究了该软斩波器的性能,从而得出该软斩波器非常适合大功率高频感应加热电源应用场合的结论。同时设计了功率闭环控制系统和PI功率调节器,将感应加热电源的功率控制问题转化为Buck斩波器的电压控制问题。 针对目前IGBT器件频率较低的实际情况,本文提出了一种新的逆变拓扑-通过IGBT的并联来实现倍频,从而在保证感应加热电源大功率的前提下提高了其工作频率,并在分析其工作原理的基础上进行了仿真,验证了理论分析的正确性,达到了预期的效果。另外,本文还设计了数字锁相环(DPLL),使逆变器始终保持在功率因数近似为1的状态下工作,实现电源的高效运行。最后,分析并设计了IGBT的缓冲吸收电路。 本文第五章设计了一台150kHz、10KW的倍频式感应加热电源实验样机,其中斩波器频率为20kHz,逆变器工作频率为150kHz(每个IGBT工作频率为75kHz),控制核心采用TI公司的TMS320F2812DSP控制芯片,简化了系统结构。实验结果表明,该倍频式感应加热电源实现了斩波器和逆变器功率器件的软开关,有效的减小了开关损耗,并实现了数字化,提高了整机效率。文章给出了整机的结构设计,直流斩波部分控制框图,逆变控制框图,驱动电路的设计和保护电路的设计。同时,给出了关键电路的仿真和实验波形。 实验证明,以上分析和电路设计都是行之有效的,在实验中取得很好的效果。

    标签: IGBT 150 kHz

    上传时间: 2013-05-20

    上传用户:lyy1234

  • 基于FPGA的ADC并行测试方法研究.rar

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词:ADC测试;并行;参数评估;FPGA;FFT

    标签: FPGA ADC 并行测试

    上传时间: 2013-07-11

    上传用户:tdyoung

  • FPGA测试方法研究.rar

    FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件,FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短,并且节省了大量的开发成本。目前FPGA的功能越来越强大,满足了目前集成电路发展的新需求,但是其结构同益复杂,规模也越来越大,内部资源的种类也R益丰富,但同时也给测试带来了困难,FPGA的发展对测试的要求越来越高,对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计,通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程,使得开关盒布线资源测试时间和测试成本减少了99%以上,而且所增加的芯片面积仅仅在5%左右,增加的逻辑资源对FPGA芯片的使用不会造成任何影响,这种方案采用了小规模电路进行了验证,取得了很好的结果,是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试,从FPGA最小的逻辑单元LC开始,首先得到一个LC的测试配置,再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置,并且采用阵列化的测试方案,同时测试芯片内部所有的逻辑单元,使得FPGA内部的逻辑资源得完全充分的测试,测试的故障覆盖率可达100%,测试配置由配套编程工具产生,测试取得了完满的结果。

    标签: FPGA 测试 方法研究

    上传时间: 2013-06-11

    上传用户:唐僧他不信佛

  • 基于FPGA的精确时钟同步方法研究.rar

    在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。

    标签: FPGA 时钟同步 方法研究

    上传时间: 2013-08-04

    上传用户:hn891122

  • 基于DSPs和FPGA的通信信号调制识别方法研究

    基于小波变换和神经网络理论,对非稳定、大信噪比(SNR)变化的通信信号进行有效的特征提取和分类,实现了通信信号调制方式的分类识别.首先,采用基于多分辨分析框架的Mallat快速算法提取离散细节作为特征采,实验得出db3小波非常适合作为特征提取小波,用小波变换大大压缩了通信信号特征矢量,提取的信号特征矢量64点;然后依据神经网络理论,分别采用BP网络作为分类器对通信信号调制识别分类.从计算机模拟实验结果可知,该方法能很好地完成通信信号调制识别分类任务,使识别正确率得到了明显改善,同时降低了识别分类过程的复杂度,并且为通信信号调制识别的DSP实现提供了快速计算的理论基础.其次,介绍了TMS320LF2407 DSP和FPGA的结构原理,并在此基础上设计了数字信号处理板和制作调试电路板.最后,用汇编和C语言编制A/D程序、串口通信程序和应用程序,并在信号处理板上调试和运行.

    标签: DSPs FPGA 通信信号 调制识别

    上传时间: 2013-07-23

    上传用户:731140412