您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

A quick and simple Spartan 3 tutorial

标签: tutorial Spartan simple quick 发布者:alsczhang上传时间:2017-06-01
曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0

标签: 曼彻斯特变化发生编码技术发布者:lc1230z上传时间:2017-06-01
here is a VHDL example

标签: example here VHDL is 发布者:albert333上传时间:2017-05-31
万能频率器

标签: 频率发布者:foreverxiluzai上传时间:2017-05-31
moore 状态机的一个简单的事例

标签: moore 状态发布者:zjwbt上传时间:2017-05-31
通过vhdl实现ls138硬件功能通过vhdl实现ls138硬件功能通过vhdl实现ls138硬件功能通过vhdl实现ls138硬件功能

标签: vhdl 138 ls 硬件发布者:afaslgo上传时间:2017-05-31
一个用数码管自动计数的verilog程序

标签: verilog 数码管自动程序发布者:lvuxinwu上传时间:2017-05-31
关于VHDL编程的教程,比较系统的讲解,很有用的书

标签: VHDL 编程教程比较发布者:zhang8818200上传时间:2017-05-30
利用数字电路知识

标签: 数字电路发布者:piaoxue061906上传时间:2017-05-29
DDR SDRAM的资料

标签: SDRAM DDR 发布者:fpeisheng上传时间:2017-05-29
VHDL实现快速傅立叶变换VHDL实现快速傅立叶变换

标签: VHDL 傅立叶变换发布者:buptbaishikele上传时间:2017-05-29
基于fpga的交织编码器设计

标签: fpga 编码器发布者:lqlm521上传时间:2017-05-28
用verilog写的

标签: verilog 发布者:sunqingyan上传时间:2017-05-28
ALTERA Cyclone1C20 Nios开发板

标签: Cyclone1 Cyclone ALTERA Nios 发布者:heyuyutu上传时间:2017-05-28
altera EP1C6Q240C6开发板原理图

标签: altera C6 240C Q240 发布者:fsweb上传时间:2017-05-28
this verilog file gives the user an ability to program the switches on an altera board

标签: the switches ability program 发布者:yehao上传时间:2017-05-27
multiplicador complejos

标签: multiplicador complejos 发布者:pangbo888上传时间:2017-05-27
eda技术与vhdl9第二版）的教程

标签: vhdl9 eda 教程发布者:toctory上传时间:2017-05-27
eda技术与vhdl9第二版）的教程

标签: vhdl9 eda 教程发布者:tanghui2008上传时间:2017-05-27
verilog code for alu in RISC processor

标签: processor verilog code RISC 发布者:spy0207上传时间:2017-05-27
fifo(8):using ip-code and rd wd interface

标签: interface ip-code using fifo 发布者:lingyun579上传时间:2017-05-27
fifo(1-6:1):using ip-code and rd wd interface

标签: interface ip-code using fifo 发布者:wanghao891207上传时间:2017-05-27
fifo(1-6:1):using ip-code and rd wd interface

标签: interface ip-code using fifo 发布者:autojacky上传时间:2017-05-27
C实现一个状态机,我做毕业设计

标签: 状态毕业设计发布者:wujiahui1pm上传时间:2017-05-27
fifo(1-6:1):using ip-code and rd wd interface

标签: interface ip-code using fifo 发布者:zl357159上传时间:2017-05-27
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点

标签: FIFO GRAY RAM 时钟域发布者:Emouse上传时间:2017-05-27
这是哈尔滨工程大学信息与通信工程学院的VHDL语言及其应用讲义

标签: VHDL 工程大学通信发布者:l2335800上传时间:2017-05-27
该移位寄存器的功能是寄存输入数据

标签: 移位寄存器寄存数据输入发布者:zergwyk上传时间:2017-05-26
FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。综合实验的源码。包括交通灯实验等。

标签: EP1C6F FPGA VHDL Mars 发布者:maple_78上传时间:2017-05-25
FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。

标签: EP1C6F FPGA VHDL Mars 发布者:dragoncircle上传时间:2017-05-25