DDR,SDRAM原理介绍、相关信号线介绍及时序，附各图片。
上传时间： 2013-05-29
上传用户：小强mmmm
ALLEGRO 约束规则设置步骤（以DDR 为例）
上传时间： 2013-06-28
上传用户：515414293
nois中基于c的DDR等存储器的checksum的实现.
上传时间： 2013-08-26
上传用户：1966640071
ALLEGRO 约束规则设置步骤（以DDR 为例）,同样为pdf格式方便大家下载使用
上传时间： 2013-09-03
上传用户：jx_wwq
用allegro画的DDR存储器电路。六层板设计，很好的参考资料
上传时间： 2013-09-06
上传用户：ddddddos
DDR内存布线指导,DDR_Layout_Guide。
标签： DDR_Layout_Guide DDR 内存 布线
上传时间： 2013-10-18
上传用户：胡萝卜酱
DDR走线要点。
上传时间： 2013-11-25
上传用户：123456wh
SDRAM与DDR布线指南
上传时间： 2013-11-22
上传用户：guobing703
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microprocessor application. This reference system also uses a DCM that isconfigured so that the phase of its output clock can be changed while the system is running anda GPIO core that controls that phase shift. The GPIO output is controlled by a softwareapplication that can be run on a PowerPC® 405 or Microblaze™ microprocessor.
上传时间： 2013-10-15
上传用户：euroford
DDR内存布线指导,DDR_Layout_Guide。
标签： DDR_Layout_Guide DDR 内存 布线
上传时间： 2013-11-13
上传用户：liglechongchong
