应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。
上传时间： 2014-12-08
上传用户：Yukiseop
现在高速互连线的设计信号完整性问题越来越严重，所以需要我们了解有关的信号完整性知识，Hyperlynx是一款很不错的高速ＰＣＢ板的仿真软件，这里上传了关于这个软件的一个实用入门教程，能让你在短时间内学会一些基本的仿真。
上传时间： 2016-12-27
上传用户：jichenxi0730
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2014-01-13
上传用户：euroford
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2013-10-18
上传用户：宋桃子
基于模糊PID控制的智能巡线机器人的设计与研究
上传时间： 2013-10-17
上传用户：432234
银行帐户的存取款线程设计
上传时间： 2015-02-09
上传用户：Thuan
RS-232-C端口实时监控软件的设计实现 多线程技术在VC++串口通信程序中的应用研究 用VC6实现串行通信的三种方法 在基于单文档程序中应用MSCOMM串口通讯控件
上传时间： 2014-01-13
上传用户：youke111
线程与Swing。 Swing API的设计目标是强大、灵活和易用。特别地，我希望能让程序员们方便地建立新的Swing组
上传时间： 2015-03-17
上传用户：yyyyyyyyyy
交通信号等的线程设计 启动两个线程(东西向、南北向)同时运行
上传时间： 2013-12-03
上传用户：athjac
银行帐户的存取款线程设计是初学者的教材!
上传时间： 2014-01-01
上传用户：stvnash
