虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速互连

  • 高速互连 (第9版本)

    美信公司的高速互连 (第9版本) 资料,主要内容有: 3mm x 3mm串行器支持微型安全摄像机设计 .2吉比特、多端口、LVDS交叉点开关,有效降低系统成本 ...318位、智能型双向LVDS SerDes,无需CAN或LIN接口 .....4带有LVDS系统接口的GMSL SerDes,电路板尺寸缩减50% ....5GMSL SerDes提供完备的数字视频、音频和控制数据支持 6利用HDCP GMSL SerDes实现安全的数据传输 ....7降低汽车导航系统的EMI和成本 ....821位、直流平衡LVDS解串器,可编程扩频 .....9选型指南 ....10

    标签: 高速互连 版本

    上传时间: 2014-12-05

    上传用户:athjac

  • 现在高速互连线的设计信号完整性问题越来越严重

    现在高速互连线的设计信号完整性问题越来越严重,所以需要我们了解有关的信号完整性知识,Hyperlynx是一款很不错的高速PCB板的仿真软件,这里上传了关于这个软件的一个实用入门教程,能让你在短时间内学会一些基本的仿真。

    标签: 高速互连 线的设计 信号完整性

    上传时间: 2016-12-27

    上传用户:jichenxi0730

  • 基于FPGA的甚短距离高速并行光传输系统研究

    甚短距离传输(VSR)是一种用于短距离(约300 m~600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.

    标签: FPGA 短距离 光传输 高速并行

    上传时间: 2013-07-14

    上传用户:han0097

  • 基于OFDM的PLC通信系统同步模块的FPGA实现

    电力线通信技术利用分布广泛的低压电力线作为通信信道,实现internet高速互连,为用户提供互联网访问、视频点播等服务,形成包括电力在内的“四网合一”,目前正受到人们的关注。利用该技术,可以在居民区内建立宽带接入网,也可以利用遍布家庭各个房间的电源插座组成家庭局域网。但是电力线是传输电能的,因此通过电力线传输数据有许多的问题需要解决。 OFDM(正交频分复用)技术是实现电力线通信的一项热门技术。OFDM采用添加循环前缀的技术,能有效地降低ICI(信道间干扰)和ISI(码间干扰)。同时通过使用正交的子信道,大大提高了频谱资源利用率。FPGA作为可编程逻辑器件,具有设计时间短、投资少、风险小的特点,而且可以反复修改,反复编程,直到完全满足需要,具有其他方式无可比拟的方便性和灵活性,能够加速数字系统的研发速度。本文着重研究了OFDM同步技术在FPGA上的实现。本论文主要是在项目组工作的基础上构造双路信号数据纠正算法流程,提出最佳采样点与载波相位估计算法,完善中各个子模块算法的硬件设计流程。内容安排如下:第一章介绍OFDM(正交频分复用)技术的发展历史、技术原理。第二章介绍了PLD的分类、工艺和结构特点,以及FPGA的开发环境、开发流程和Verilog语言的特点。第三章对OFDM系统的同步模块进行详细的阐述。第四章是OFDM同步算法的在FPGA上的实现,对各个子模块进行仿真,给出了仿真波形图和系统性能分析。最后,第五章总结了全文的工作,对OFDM技术的实现需要进一步完善的方面与后续工作进行了探讨。

    标签: OFDM FPGA PLC 通信系统

    上传时间: 2013-04-24

    上传用户:hgy9473

  •  介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可

     介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可编程易于系统 扩展及重构的特点。

    标签: FPGA DSP VME MGT

    上传时间: 2016-05-11

    上传用户:youmo81

  • 板级光互连协议研究与FPGA实现

    随着集成电路频率的提高和多核时代的到来,传统的高速电互连技术面临着越来越严重的瓶颈问题,而高速下的光互连具有电互连无法比拟的优势,成为未来电互连的理想替代者,也成为科学研究的热点问题。目前,由OIF(Optical Intemetworking Forum,光网络论坛)论坛提出的甚短距离光互连协议,主要面向主干网,其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要,因此,研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计,链路层功能包括了协议原语设计,数据帧格式和数据传输流程设计,流量控制机制设计,协议通道初始化设计,错误检测机制设计和空闲字符产生、时钟补偿方式设计;物理层功能包含了数据的串化和解串功能,多通道情况下的绑定功能,数据编解码功能等。 然后,文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现,物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中,采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程,使用的设计工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文对实现的协议进行了软件仿真和上扳测试,访真和测试结果表明,实现的单通道模式,支持的最高串行频率达到3.5GHz,完全满足了光互连验证系统初期的要求,同时由RocketIO的高速串行差分口得到的眼图质量良好,表明对物理层IP的定制是成功的。

    标签: FPGA 板级 光互连 协议研究

    上传时间: 2013-06-28

    上传用户:guh000

  • 高速数字电路设计

    高速数字电路设计。第一章 互连的重要性,第二章 理想传输线构造,第三章 串扰,第四章 非理想连接问题,第五章 连接器,过孔和封装

    标签: 高速数字 电路设计

    上传时间: 2013-04-24

    上传用户:zhanditian

  • 高速PCB设计指南

    高速PCB设计指南之(一~八 )目录      2001/11/21  一、1、PCB布线2、PCB布局3、高速PCB设计 二、1、高密度(HD)电路设计2、抗干扰技术3、PCB的可靠性设计4、电磁兼容性和PCB设计约束 三、1、改进电路设计规程提高可测性2、混合信号PCB的分区设计3、蛇形走线的作用4、确保信号完整性的电路板设计准则 四、1、印制电路板的可靠性设计 五、1、DSP系统的降噪技术2、POWERPCB在PCB设计中的应用技术3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、1、混合信号电路板的设计准则2、分区设计3、RF产品设计过程中降低信号耦合的PCB布线技巧 七、1、PCB的基本概念2、避免混合讯号系统的设计陷阱3、信号隔离技术4、高速数字系统的串音控制 八、1、掌握IC封装的特性以达到最佳EMI抑制性能2、实现PCB高效自动布线的设计技巧和要点3、布局布线技术的发展 注:以上内容均来自网上资料,不是很系统,但是对有些问题的分析还比较具体。由于是文档格式,所以缺图和表格。另外,可能有小部分内容重复。

    标签: PCB 设计指南

    上传时间: 2014-05-15

    上传用户:wuchunzhong

  • 高速DSP与SDRAM之间信号传输延时的分析

      当今电子技术的发展日新月异,尤其是深亚微米工艺在IC设计中的应用,使得芯片的集成规模愈来愈大,速度愈来愈高,从而使得如何处理高速信号问题成为设计的关键因素之一。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡,印刷电路板(PCB)的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计线迹互连和板层的影响可以不考虑;当频率超过50MHz时,互连关系和板层特性的影响不容忽视,必须对传输线效应加以考虑,在评定系统性能时也必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(SI)问题。本文主要对互连延迟所引起的时序问题进行探讨。

    标签: SDRAM DSP 信号传输 延时

    上传时间: 2013-12-18

    上传用户:如果你也听说

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-11-06

    上传用户:smallfish