摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
Rocket 演示了控制图片移动的方法，控制火箭的移动
上传时间： 2015-02-26
上传用户：stampede
Rocket 4 加密锁 程序.多语言实例得.
上传时间： 2014-01-14
上传用户：Breathe0125
Rocket Simulation Module in JAVA
标签： Simulation Rocket Module JAVA
上传时间： 2014-08-27
上传用户：赵云兴
随着信息技术的飞速发展，数据吞吐量急剧增长，要求有更高的传输速度，来满足大量数据的传输，而原有的并行数据传输总线结构上存在自身无法克服的缺陷，在高频环境下容易串扰，而增大误码率。SATA串行总线技术应运而生。作为一种新型的总线接口，它提供了高达3.0Gbps的数据传输速率，使用8B/10B编码格式，采用LVDS NRZ串行数据传输方式，有良好的抗干扰性能，有更强的达到32位的循环冗余校验，并且提供了良好的物理接口特性，支持热拔插，代表着计算机总线接口技术的发展方向。FPGA作为一种低功耗的半导体器件，在高频工作环境中有优良的性能，将处理器与低功耗FPGA结合起来使用是数据存储应用的趋势，这样能够使得接口方案更加灵活。而在众多FPGA器件中，Xilinx公司的Virtex-4平台内部集成了PowerPC高性能处理器，并且其中提供了Rocket IO MGT这种嵌入式的多速率串行收发器，能够以6.25-622Mb/s的速度传送数据，并且支持包括SATA协议在内的多种串行通信协议。 本文从物理层、链路层、传输层分析了SATA1.0技术的接口协议，在此基础提出满足协议需求和适合FPGA设计的设计方案，并给出总体设计框图，依照FPGA的设计方法，采用Xilinx公司的Virtex-4设计了一个符合SATA1.0接口协议的嵌入式存储装置，实现数据的存储，仿真运行结果正常。
上传时间： 2013-04-24
上传用户：sz_hjbf
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面，推导了双基地SAR的系统分辨特性及雷达方程，分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统，本文对距离一多普勒算法进行了推广。最后得到点目标的仿真结果。 在成像算法的FPGA实现上，在System Generator环境下对算法进行定点仿真。完成距离一多普勒成像算法的硬件实现，其中包括了FFT快速傅立叶变换、硬件乘法器、：Rocket I/O接口设计、DCM数字时钟管理等主要部分。针对硬件实现的特点，对算法的部分运算进行了简化。 为了对算法实现进行验证，设计开发了该算法的硬件测试平台。主要基于ML310评估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的设计，主要包括了Aurora协议接口、RS-232串行接口、DDR RAM接口以及其它如中断、时钟等部分。
上传时间： 2013-07-26
上传用户：是王洪文
现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I/O的相关技术,如SERDES (串行器/解串器)技术、8B /10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了Rocket IO技术的实际应用。关键词:高速I/O接口; SERDES;预加重
标签： 接口技术
上传时间： 2013-11-23
上传用户：子虚乌有
matlab关于鲁棒控制的例子，设计一个Rocket，有源代码，和设计过程详解。是入门的好资料
上传时间： 2014-01-18
上传用户：牛津鞋
