This a c_based JATG.This code assumes that you have a JTAG parallel cable connected to your PC // Works with Xilinx parallel III or Altera ByteBlasterMV/
标签: This connected parallel c_based
上传时间: 2014-01-17
上传用户:guanliya
用verilog写的HC164的驱动程序,参考了Xilinx的经典算法,做了一点改进~~~很通用,是初学verilog以及FPGA开发很有用的一个程序!
上传时间: 2014-01-06
上传用户:xiaoxiang
说明文档,xilinx
标签: 文档
上传时间: 2016-06-04
上传用户:gonuiln
芯片使用文档,xilinx开发板
上传时间: 2013-12-10
上传用户:qq1604324866
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
picoblaze软核文件,该程序在xilinx公司的basys开发板上实现跑马灯,适用于初学者
上传时间: 2016-06-27
上传用户:ztj182002
时钟约束实验,在xilinx公司的spartan 3E板上通过控制按钮开关来实现对LED的控制
上传时间: 2013-12-23
上传用户:tb_6877751
vhdl程序 Uncomment the following lines to use the declarations that are provided for instantiating Xilinx primitive components.
标签: instantiating declarations Uncomment the
上传时间: 2013-12-21
上传用户:CHENKAI
VHDL写的8B10B编码解码器的实现,在Xilinx平台通过验证。
上传时间: 2016-07-16
上传用户:D&L37
融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模块的工作原理及相互联系的认识; 学习运用Xilinx公司的Foundation技术进行FPGA设计和调试的基本步骤和方法,熟悉EDA的设计、模拟调试工具的使用,体会FPGA技术相对于传统开发技术的优点; 培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。
上传时间: 2014-11-28
上传用户:xwd2010