FPGA全局时钟约束(Xilinx)
上传时间： 2013-11-13
上传用户：农药锋6
FPGA全局时钟约束(Xilinx)
上传时间： 2013-10-10
上传用户：stampede
时钟约束实验，在xilinx公司的spartan 3E板上通过控制按钮开关来实现对LED的控制
上传时间： 2013-12-22
上传用户：tb_6877751
信息技术的不断发展,对信息的安全提出了更高的要求.在应用公钥密码体制的时候,对密钥长度要求越来越大,处理的速度要求越来越快.而基于椭圆曲线离散对数问题的椭圆曲线密码体制,因其每比特最大的安全性,受到了越来越广泛的注意.椭圆曲线密码体制(ECC:Elliptic Curve Cryptosystem)的快速实现也成为一个关注的方面.该文按照确定有限域、选取曲线参数、划分结构模块、优化模块算法、实现模块设计,验证模块功能的顺序进行书写.为了硬件实现上的方便,设计选择了含有Ⅱ型优化正规基的伽略域GF(2191),并在该域上构造了随机的椭圆曲线.根据层次化、结构化的设计思路,将椭圆曲线上的标量乘法运算划分成两个运算层次:椭圆曲线上的运算和有限域上的运算.模块划分之后,利用自底向上的设计思路,主要针对有限域上的乘法运算进行了重要的改进,并对加法群中的标量乘运算的算法进行了分析、证明,以达到面积优化和快速执行的效果.具体设计中,采用硬件描述语言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平台上进行电路设计.完成了各个模块的设计输入和仿真.设计选用了Altera公司的APEX Ⅱ系列器件,利用第一方软件Quartus Ⅱ 2.2进行综合、布局、布线和时序仿真.文中给出了椭圆曲线上的点加、倍点和标量乘法模块的具体设计结构框图.并且根据椭圆曲线的标量乘特点,提出了合适的验证方案.该设计完成了椭圆曲线上的标量乘法运算.设计主要针对资源受限的应用环境:改进了有限域上的乘法运算、使用了没有预处理的标量乘算法.改进后的椭圆曲线标量乘法需要2,741,998个逻辑单元,在100MHz的时钟约束下,运行一次标量乘法运算需要567.69us.该次设计的结果可以直接用来构造椭圆曲线上的签名、验证、密钥交换等算法.
上传时间： 2013-05-23
上传用户：zhuo0008
xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
上传时间： 2015-12-31
上传用户：ecooo
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利：一种快速无毛刺的时钟倒换方法.rar华为专利：华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf
上传时间： 2021-11-05
上传用户：qdxqdxqdxqdx
0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟
上传时间： 2013-05-28
上传用户：eeworm
《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》
上传时间： 2013-06-02
上传用户：eeworm
PCF8563 I2C 实时时钟／日历芯片 PDF版
上传时间： 2013-08-02
上传用户：eeworm
匠人手记 网络版 从零开始玩转PIC之旋转时钟
上传时间： 2013-07-19
上传用户：eeworm
