USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
上传时间： 2013-10-12
上传用户：windgate
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上传时间： 2013-11-07
上传用户：jasson5678
介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上实现。关键词:以太网MAC;10M/ 100M; FPGA ;VerilogHDL
上传时间： 2013-10-18
上传用户：liglechongchong
固件作为目标板启动最核心程序，不仅仅需要引导操作系统，更重要的是需要实现所有硬件的初始化和自检等，方便设备的维护和保养。U-Boot作为一款通用的开源固件程序，具有良好的可移植性和完整的功能。通过分析U-Boot的目录结构和启动流程以及目标板的设计需求，来实现完成基于MPC8548E目标板的具体修改和移植，并增加关键硬件的自检功能，同时阐述通过设置环境变量来启动操作系统内核。对于不同的CPU和开发板，本U-Boot的启动原理分析和移植有一定的借鉴意义。
上传时间： 2014-12-30
上传用户：lllliii
NI电路设计套件快速入门
上传时间： 2013-11-16
上传用户：gai928943
NI电路设计套件快速入门
上传时间： 2014-12-31
上传用户：dongbaobao
6.1 XILINX FPGA的配置设计
上传时间： 2013-11-14
上传用户：sqq
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
本教程主要是向 ISE 的初学者描述和演示, 在 XILINX 的 ISE 集成软件环境中 如何用 VHDL 和原理图的方式进行设计输入 如何用 ModelSim 仿真工具对设计进行功能仿真和时 序仿真 如何实现设计
上传时间： 2013-10-12
上传用户：gxrui1991
本设计的整体思路是：以XILINX FPGA作为控制中心，通过提取热释电红外传感器感应到的人体红外线信息，并利用温度传感器DS18B20检测环境温度并直接输出数字温度信号给FPGA 进行处理，在LED数码管上显示当前环境温度值以及预设温度值。通过独立键盘输入预设温度值，其中预设温度值只能为整数形式，检测到的当前环境温度可精确 到小数点后一位。同时采用PWM脉宽调制方式来改变直流风扇电机的转速。并通过两个按键改变预设温度值，一个提高预设温度，另一个降低预设温度值。系统结 构框图如下：
上传时间： 2013-11-12
上传用户：cjf0304
