system verilog

异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

标签： Verilog FIFO HDL 控制器

上传时间： 2014-11-05

上传用户：bjgaofei
D触发器的设计主要用在时序电路中。所用语言为Verilog HDL.

D触发器的设计主要用在时序电路中。所用语言为Verilog HDL.

标签： Verilog HDL D触发器时序电路

上传时间： 2014-06-23

上传用户：ywqaxiwang
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

标签： Verilog HDL 全加器语言

上传时间： 2015-05-02

上传用户：zukfu
指令译码电路的设计。主要用在数字电路的设计中。所用语言为Verilog HDL.

指令译码电路的设计。主要用在数字电路的设计中。所用语言为Verilog HDL.

标签： Verilog HDL 指令译码电路

上传时间： 2015-05-02

上传用户：h886166
Verilog 的交通灯的例子。源代码中有详细的注释。

Verilog 的交通灯的例子。源代码中有详细的注释。

标签： Verilog 交通灯源代码

上传时间： 2014-11-15

上传用户：ve3344
Chapter 5 "Construction case with USB host system that handles USB controller SL811" sample progra

Chapter 5 "Construction case with USB host system that handles USB controller SL811" sample program

标签： Construction controller USB Chapter

上传时间： 2014-01-11

上传用户：tianjinfan
sql for setup the system. this is not that important.

sql for setup the system. this is not that important.

标签： important system setup that

上传时间： 2013-12-26

上传用户：2525775
A model of the local file system, implemented as a concrete subclass of AbstractTreeTableModel. This

A model of the local file system, implemented as a concrete subclass of AbstractTreeTableModel. This class implements the TreeTableModel interface.

标签： AbstractTreeTableModel implemented concrete subclass

上传时间： 2015-05-04

上传用户：彭玖华
这些是verilog的开发实例,仅供参考.实例1

这些是verilog的开发实例,仅供参考.实例1

标签： verilog 开发实例

上传时间： 2014-02-15

上传用户：yuchunhai1990
这些是verilog编程实例2,仅供参考

这些是verilog编程实例2,仅供参考

标签： verilog 编程实例

上传时间： 2015-05-04

上传用户：songnanhua