我用过的verilog hDl写的SDRAM core源程序,经过测试应用
标签： verilog SDRAM core hDl
上传时间： 2015-03-31
上传用户：15071087253
Verilog hDl硬件描述语言的教程
标签： Verilog hDl 硬件描述语言 教程
上传时间： 2015-04-04
上传用户：lnnn30
verilog hDl. for igginner. tutorial in word file1 KAMPATE
标签： igginner tutorial verilog KAMPATE
上传时间： 2015-04-07
上传用户：chenxichenyue
用Verilog hDl实现I2C总线功能，对I2C总线有很大帮助
标签： Verilog hDl I2C 总线
上传时间： 2013-12-28
上传用户：ouyangtongze
上传时间： 2013-12-31
上传用户：zhouchang199
此设计采用Verilog hDl硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现
标签： Verilog hDl 硬件语言设计 开发板
上传时间： 2015-04-11
上传用户：myworkpost
采用Verilog hDl设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路
标签： Verilog hDl 开发板 抢答器
上传时间： 2013-12-21
上传用户：zgu489
采用Verilog hDl设计，在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率，演奏的是梁祝乐曲
标签： Verilog hDl
上传用户：chongcongying
初学verilog hDl时 找的好资料 大家共享
标签： verilog hDl 家
上传时间： 2015-04-19
上传用户：wfeel
学习使用hDl Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.
标签： Bencher hDl 测试 积累
上传用户：qb1993225
