11,13,16位超前进位加法器的Verilog hDl源代码。
标签： Verilog hDl 11 13
上传时间： 2013-12-28
上传用户：ouyangtongze
verilog hDl 快速入门,里面包含很多有用的硬件描述语言的程序
标签： verilog hDl 快速入门 硬件描述语言
上传时间： 2014-01-03
上传用户：爱死爱死
以verilog hDl 语言编写的一首歌曲，可供初学者借鉴
标签： verilog hDl 语言 编写
上传时间： 2013-12-26
上传用户：ma1301115706
hDl 编码风格与编码指导,介绍了详细的vhDl和verilog hDl语言的编程风格
标签： verilog vhDl hDl hDl
上传时间： 2014-01-05
上传用户：古谷仁美
用verlog hDl写的电子日历,可以显示年,月,日和时间,具有闹铃的功能
标签： verlog hDl 电子日历
上传时间： 2015-05-12
上传用户：
用hDl语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本
标签： fifo hDl 语言 编写
上传用户：miaochun888
arm verilog hDl ip core
标签： verilog core arm hDl
上传时间： 2014-01-14
上传用户：wang0123456789
中文版Verilog hDl简明教程 第1章 简介 第2章 hDl指南 第3章 Verilog语言要素 第4章 表 达 式 第5章 门电平模型化
标签： Verilog hDl 简明教程 电平
上传时间： 2015-05-22
上传用户：无聊来刷下
用Verilog hDl 语言编写的播放梁祝的程序
标签： Verilog hDl 语言 编写
上传时间： 2015-05-24
上传用户：zuozuo1215
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog hDl的
标签： Verilog FPGA hDl 接口
上传时间： 2014-08-12
上传用户：ayfeixiao
