hDl

Hardware Des cription Language -- 硬件描述语言

async--RS232VERILOG hDl原代码

async--RS232VERILOG hDl原代码

标签： VERILOG async 232 hDl

上传时间： 2015-06-18

上传用户：
hDl编程风格

hDl编程风格，很有用,希望对大家有所帮助。

标签： hDl 编程

上传时间： 2015-06-23

上传用户：luke5347
用Verilog hDl 语言写的在LCD液晶上显示文字的源程序

用Verilog hDl 语言写的在LCD液晶上显示文字的源程序

标签： Verilog hDl LCD 语言

上传时间： 2014-01-26

上传用户：a3318966
FPGA/CPLD应用,uart的Verilog hDl原码

FPGA/CPLD应用,uart的Verilog hDl原码

标签： Verilog FPGA CPLD uart

上传时间： 2013-12-28

上传用户：lizhizheng88
This Verilog hDl description implements a UART.

This Verilog hDl description implements a UART.

标签： description implements Verilog This

上传时间： 2013-12-17

上传用户：wff
Verilog hDl编写的CPU模型

Verilog hDl编写的CPU模型，很经典，比较通用

标签： Verilog hDl CPU 编写

上传时间： 2013-12-24

上传用户：龙飞艇
Verilog hDl编写的总线功能模型

Verilog hDl编写的总线功能模型，十分有用，需要的下载

标签： Verilog hDl 编写总线

上传时间： 2013-12-20

上传用户：ls530720646
xlinix 公司的 SPARTAN-3 片子 Spartan-3E hDl 设计库指南本人正在使用如果需要其他信息的可以和我联系

xlinix 公司的 SPARTAN-3 片子 Spartan-3E hDl 设计库指南本人正在使用如果需要其他信息的可以和我联系

标签： SPARTAN Spartan xlinix hDl

上传时间： 2014-02-12

上传用户：lnnn30
Debussy是NOVAS Software, Inc(思源科技)發展的hDl Debug & Analysis tool

Debussy是NOVAS Software, Inc(思源科技)發展的hDl Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在hDl source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協助工程師debug。可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學這套軟體呢? 其實Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協助工程師了解如何寫好coding style，並養成習慣。下圖所示為整個Debussy的原理架構，可歸納幾個結論：

标签： Analysis Software Debussy Debug

上传时间： 2014-01-14

上传用户：hustfanenze
计数器同步异步预置数清零 verilog hDl 编写

计数器同步异步预置数清零 verilog hDl 编写

标签： verilog hDl 计数器编写

上传时间： 2013-12-18

上传用户：凤临西北

hDl

async--RS232VERILOG hDl原代码

hDl编程风格

用Verilog hDl 语言写的在LCD液晶上显示文字的源程序

FPGA/CPLD应用,uart的Verilog hDl原码

This Verilog hDl description implements a UART.

Verilog hDl编写的CPU模型

Verilog hDl编写的总线功能模型

xlinix 公司的 SPARTAN-3 片子 Spartan-3E hDl 设计库指南本人正在使用如果需要其他信息的可以和我联系

Debussy是NOVAS Software, Inc(思源科技)發展的hDl Debug & Analysis tool

计数器同步异步预置数清零 verilog hDl 编写