VERILOG HDL picoblaze07.3.20
上传时间： 2015-09-26
上传用户：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
VERILOG HDL教程135例，例子很好，对新学的很有帮助
上传时间： 2015-09-30
上传用户：moshushi0009
viterbi decoder , use VERILOG HDL language.
标签： language viterbi decoder verilog
上传时间： 2015-10-06
上传用户：lili123
VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.
标签： representation Magnitude the magnitude
上传时间： 2013-12-24
上传用户：金宜
fifo VERILOG HDL 源程序
上传时间： 2014-01-01
上传用户：我干你啊
Verilog-HDL编写规范-非常全,非常适合初学者
标签： Verilog-HDL 编写 初学者
上传时间： 2013-12-22
上传用户：aappkkee
VERILOG HDL语言在FPGA实现中的存储器的使用详细说明
上传时间： 2014-10-14
上传用户：litianchu
256Mbits (x8) 528 Bytes Page, NAND Flash Memory VERILOG HDL Model User Manual
标签： Verilog Manual Memory Mbits
上传时间： 2013-12-11
上传用户：bakdesec
《VERILOG HDL 程序设计教程》2
上传时间： 2015-11-12
上传用户：lindor
