第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 VERILOG HDL设计方法概述 第三章 VERILOG HDL的基本语法 第四章 不同抽象级别的VERILOG HDL模型 第五章 基本运算逻辑和它们的VERILOG HDL模型 第六章 运算和数据流动控制逻辑
上传时间： 2014-01-27
上传用户：sclyutian
是一本好书,VERILOG HDL,a guide to digital design and synthesis
标签： synthesis verilog digital design
上传时间： 2015-07-14
上传用户：熊少锋
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
标签： quartus2 VERILOG altera HDL
上传时间： 2013-12-29
上传用户：banyou
硬件描述语言,VERILOG HDL,实现了解码器的设计
上传时间： 2013-12-22
上传用户：sclyutian
VERILOG HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间： 2015-07-18
上传用户：yulg
VERILOG HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
上传时间： 2014-01-15
上传用户：lanwei
本原码是基于VERILOG HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。
上传时间： 2015-08-04
上传用户：15071087253
本原码是基于VERILOG HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间： 2015-08-04
上传用户：mikesering
本文件提供了用VERILOG HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间： 2013-12-17
上传用户：ynwbosss
VERILOG HDL原码 一种简单的同步FIFO原码，可以被综合
上传时间： 2013-12-28
上传用户：qwe1234
