DDR-sdram

SDRAM Controller

SDRAM Controller

标签： Controller SDRAM

上传时间： 2015-01-01

上传用户：asdstation
XAPP806 -决定DDR反馈时钟的最佳DCM相移

This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microprocessor application. This reference system also uses a DCM that isconfigured so that the phase of its output clock can be changed while the system is running anda GPIO core that controls that phase shift. The GPIO output is controlled by a softwareapplication that can be run on a PowerPC® 405 or Microblaze™ microprocessor.

标签： XAPP 806 DDR DCM

上传时间： 2014-11-26

上传用户：erkuizhang
ref sdr sdram vhdl代码

ref-sdr-sdram-vhdl代码 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

标签： sdram vhdl ref sdr

上传时间： 2013-10-23

上传用户：半熟1994
DRAM内存模块的设计技术

第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章内存模块的叠层设计.............................................................................145第三章内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章内存模块的功耗计算.............................................................................172第六章实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

标签： DRAM 内存模块设计技术

上传时间： 2013-10-18

上传用户：宋桃子
SDRAM原理及应用

一篇简单的SDRAM的介绍文档

标签： SDRAM

上传时间： 2013-10-17

上传用户：cicizoe
sdram的verilog的源码实现

sdram的verilog的源码实现

标签： verilog sdram 源码

上传时间： 2015-01-09

上传用户：huangld
Xilinx Sdram控制器VHDL源代码

Xilinx Sdram控制器VHDL源代码

标签： Xilinx Sdram VHDL 控制器

上传时间： 2014-01-14

上传用户：gdgzhym
lattice sdram 控制器VHDL源代码

lattice sdram 控制器VHDL源代码

标签： lattice sdram VHDL 控制器

上传时间： 2015-01-09

上传用户：ruan2570406
iptables 簡介.rar ddr

iptables 簡介.rar ddr

标签： iptables ddr

上传时间： 2015-01-19

上传用户：zukfu
SC2410 SDRAM测试程序

SC2410 SDRAM测试程序

标签： SDRAM 2410 SC 测试程序

上传时间： 2014-01-16

上传用户：linlin