DDR-SDRAM

fpga+sdram+PHY 芯片设计原理图

fpga+sdram+PHY 芯片设计原理图

标签： sdram fpga PHY 芯片设计

上传时间： 2013-08-14

上传用户：chongcongying
基于FPGA的SDRAM设计

原版的外文书，基于FPGA的SDRAM设计，相信大家都会感兴趣！

标签： SDRAM FPGA

上传时间： 2013-08-19

上传用户：heart_2007
基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

标签： Sdram SDR RAM LED

上传时间： 2013-08-21

上传用户：sjw920325
SDRAM控制模块；图象采集系统说明性稳当；DSP图象采集系统。SDRAM作为存储器。

SDRAM控制模块；图象采集系统说明性稳当；DSP图象采集系统。SDRAM作为存储器。

标签： SDRAM DSP 图象采集

上传时间： 2013-08-23

上传用户：plsee
nois中基于c的ddr等存储器的checksum的实现

nois中基于c的ddr等存储器的checksum的实现.

标签： checksum nois ddr 存储器

上传时间： 2013-08-26

上传用户：1966640071
ALLEGRO 约束规则设置步骤（以DDR 为例）

ALLEGRO 约束规则设置步骤（以DDR 为例）,同样为pdf格式方便大家下载使用

标签： ALLEGRO DDR

上传时间： 2013-09-03

上传用户：jx_wwq
用allegro画的ddr存储器电路-六层板设计

用allegro画的ddr存储器电路。六层板设计，很好的参考资料

标签： allegro ddr 存储器六层板

上传时间： 2013-09-06

上传用户：ddddddos
DDR内存布线指导,DDR_Layout_Guide_[1]..

DDR内存布线指导,DDR_Layout_Guide。

标签： DDR_Layout_Guide DDR 内存布线

上传时间： 2013-10-18

上传用户：胡萝卜酱
DDR走线要点

DDR走线要点。

标签： DDR 走线

上传时间： 2013-11-25

上传用户：123456wh
DRAM内存模块的设计技术

第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章内存模块的叠层设计.............................................................................145第三章内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章内存模块的功耗计算.............................................................................172第六章实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

标签： DRAM 内存模块设计技术

上传时间： 2014-01-13

上传用户：euroford