CPld-FPGA

FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

标签： FPGA CPLD 数字电路设计

上传时间： 2013-12-24

上传用户：mpquest
基于CPLD／FPGA的可编程逻辑器件

基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。

标签： CPLD FPGA 可编程逻辑器件

上传时间： 2013-12-26

上传用户：JIUSHICHEN
decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

标签： decoder FPGA CPLD 译码器

上传时间： 2014-01-07

上传用户：x4587
MAX+plus II FPGA CPLD开发软件完美无限制破解版

MAX+plus II FPGA CPLD开发软件完美无限制破解版

标签： FPGA CPLD plus MAX

上传时间： 2014-01-07

上传用户：sjyy1001
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻一种使用fpga设计的DRAM控制器用cpld器件实

FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻一种使用fpga设计的DRAM控制器用cpld器件实现24位同步计数器的设计

标签： cpld fpga FPGAcpld DRAM

上传时间： 2017-07-20

上传用户：ikemada
基于FPGA CPLD设计与实现UART,一听名字就知道

基于FPGA CPLD设计与实现UART,一听名字就知道，不用再说了吧，

标签： FPGA CPLD UART

上传时间： 2014-08-09

上传用户：czl10052678
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲

本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。

标签： FPGA PLUS MAX CPLD

上传时间： 2014-02-01

上传用户：wff
用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

标签： VHDL FIR FPGA CPLD

上传时间： 2017-08-05

上传用户：hwl453472107
CPLD和FPGA的使用方法有详细的介绍！！！大家快来下载吧

CPLD和FPGA的使用方法有详细的介绍！！！大家快来下载吧

标签： CPLD FPGA 家

上传时间： 2017-09-14

上传用户：lacsx
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

标签： FPGA CPLD VHDL EDA

上传时间： 2013-11-25

上传用户：ruan2570406