针对电力质量分析仪中的信号数字滤波处理部分，基于TMS320VC5402芯片的数字信号处理功能，采用窗函数法，借助MATLAB程序设计语言，设计了FIR数字滤波器，应用DSP汇编语言编程实现了该滤波器。实践证明，该滤波器准确度高、稳定性好，易于移植使用，具有较强的实用性与灵活性
上传时间： 2013-08-05
上传用户：jiahao131
在图像处理、数据传输、雷达接收等现代信号处理领域，对信号处理的稳定性、实时性和灵活性都有很高的要求。FIR数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求，成为应用最广泛的数字滤波器之一。高密度的FPGA兼顾实时性和灵活性，为FIR数字滤波器的实现提供了强大的硬件支持。 现今FIR数字滤波器的FPGA实现方法中最常用的是基于DA的实现方法和基于CSD编码的实现方法，本文对这两种实现方法进行了深入的探讨，并进行了一定的改进。本论文所做的主要工作和创新如下： 1、对FIR数字滤波器的硬件实现方法进行了理论研究，其中着重对并行FIR数字滤波器的实现方法进行了深入探讨并提出了一个改进的实现方法：基于CSD-DA的改进实现方法。这个实现方法在一定情况下比单纯的基于CSD编码的实现方法和基于DA的实现方法都要节约芯片面积。 2、经过电路建模和数学推导提出了“CSD-DA择优比较法”。该比较法可以从基于CSD编码的实现方法、基于DA的实现方法以及基于CSD-DA的改进实现方法中较精确的选择出最佳实现方法。 3、用Cyclone EPEC6Q240C8芯片和音频编解码芯片TLV320AIC23B实现了一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。
上传时间： 2013-06-07
上传用户：zhangyi99104144
现代电子系统中，FIR数字滤波器作为数字信号处理技术的重要组成部分，以其良好的线性特性在许多领域内被广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展，越来越多的人开始应用FPGA实现FIR滤波器，既保证了信号处理的实时性，又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数，只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明：该基于FPGA的可调参数FIR滤波系统参数配置方便，可以根据实际需要动态调整滤波参数，并且滤波效果良好，可有效滤除噪声信号。
上传时间： 2013-07-26
上传用户：KSLYZ
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
软件无线电作为一种新的无线通信概念和体制，近年来随着3G标准的提出，日益受到国内外相关通信厂商的重视。尤其是基于软件无线电和智能天线技术的TD-SCDMA作为通信史上第一个“中国标准”，有望扭转多年来我国移动通信制造业的被动局面，是实现信息产业腾飞的一个绝好机会。软件无线电使得通信体制具有很好的通用性、灵活性和可配置性，并使系统互联和升级变得容易。本文以软件无线电中的FIR滤波器为线索，贯穿了信号重构、多抽样率信号处理、积分梳状滤波器等理论分析，重点阐释了FIR滤波器的设计方法及滤波器的FPGA实现等技术问题。 本文首先针对软件无线电中的多抽样率信号处理理论进行了讨论和分析。讨论了软件无线电中如何实现整数倍抽取、整数倍内插、分数倍抽样率变换，并分析了网络结构的等效变换、多相滤波及积分梳状滤波器的设计理论。 紧接着重点阐述了软件无线电中FIR滤波器的设计理论，包括窗函数法、频率抽样法及等纹波法。分析了各种设计方法所能达到的性能指标及优缺点，并结合工程实例给出了相关的Matlab程序。并对FIR滤波器结构的选择及系数字长的确定等问题进行了分析。此外，也介绍了在Matlab进行辅助设计时一些常用函数和命令的用法。 本文选用FPGA来实现中频软件无线电，FPGA与参数化ASIC、DSP比较有很多优势，它不但在功耗、体积、成本方面优于参数化ASIC、DSP，而且处理效率高、现场可编程性能良好。不同于DSP的单流处理方式，FPGA是多流并行处理，这种处理方式使FPGA能完成DSP难以实现的许多功能。在简单介绍了FPGA的一般原理，以及FPGA设计中的关键技术和在信号处理中的设计原则以后，重点介绍了FIR滤波器的FPGA实现方法。提出了分布式算法、加法器网络法以及分段FIFO等实现方法。最后，提出了一种QuartusII与MATLAB联合仿真的方法。此方法能够直观的检验滤波器的滤波效果，提高设计效率。并结合工程实例详尽的介绍了FIR滤波器的设计开发流程。
上传时间： 2013-04-24
上传用户：gengxiaochao
伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
上传时间： 2013-04-24
上传用户：zdluffy
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析；设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例，并用ModelSim软件进行了仿真。
上传时间： 2013-07-18
上传用户：yt1993410
本文深入研究基于美国德州仪器公司(TI)TMS320C5410DSP芯片的滤波器系统软件实现方法,用窗冂设计法实现FIR滤波器,给出了MATLAB仿真结果,并在以TI TMS320C5410为微处理器的DSK上实现,实验结果表明滤波结果效果良好,达到了预期的性能指标,用时间抽取法实现的FFT/IFFT算法,介绍了自适应滤波器的基本原理及应用,并对LMS算法进行了深入的研究。
上传时间： 2013-06-29
上传用户：anng
无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASIC器件FPGA,设计实现了物理层基带处理的关键模块,为今后形成具有自主知识产权的IP核奠定了基础.该文研究内容得到了天津市信息化办公室"宽带无线局域网关键技术研究"项目经费的支持.该文在对IEEE 802.11a协议深入研究的基础上,提出了物理层的实现方案和功能模块划分.重点研究了实现基带处理的关键模块:FIR滤波器、卷积码编码器以及(2,1,7)Viterbi译码器的实现算法和硬件结构.在Viterbi译码器的设计中,
上传时间： 2013-06-19
上传用户：xinzhch
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
