用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。
上传时间: 2013-12-28
上传用户:zhengzg
东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.
上传时间: 2017-03-20
上传用户:aix008
FPGA/CPLD的实体教程,结合相关开发工具学习。
上传时间: 2014-01-22
上传用户:lanwei
FPGA&CPLD数字电路设计 数字滤波电路 设计
上传时间: 2014-03-07
上传用户:vodssv
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz
上传时间: 2013-12-20
上传用户:二驱蚊器
关于cpld和fpga变成的资料很有用,适合各个层次的开发者。
上传时间: 2013-12-21
上传用户:685
I2C slave for FPGA and CPLD.
上传时间: 2017-05-01
上传用户:水中浮云
这个文档介绍了目前绝大部分的FPGA/CPLD设计软件,并对每个软件做了简要的介绍。大家在学习前看看,对于设计软件的选择将有极大帮助。
上传时间: 2017-06-01
上传用户:二驱蚊器
fpga 和 cpld入门教程 fpga 和 cpld入门教程 fpga 和 cpld入门教程
上传时间: 2014-01-21
上传用户:894898248
ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户
上传时间: 2013-12-13
上传用户:561596