32位并行乘法器的测试文件，已经经过验证，可以直接使用
上传时间： 2014-01-10
上传用户：qilin
N的阶乘计算-高精度乘法,每个数据单元存4位,每次计算4位而非一位,比一般一位为单元的高精度算法约快4倍
上传时间： 2014-01-07
上传用户：mhp0114
16位乘法器 16位乘法器 16位乘法器
标签： 乘法器
上传时间： 2016-05-15
上传用户：yangbo69
八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。
上传时间： 2014-01-17
上传用户：13517191407
移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
上传时间： 2016-07-27
上传用户：牛津鞋
4位半的BCD AD转换器的单片机单线接口设计,附源代码和原理图及PCB.
上传时间： 2013-12-16
上传用户：xuanjie
使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现
上传时间： 2013-12-22
上传用户：Breathe0125
主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進行編碼(Booth Encoding)後再產生部分乘積進而得到最後的結果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個位元變為3個位元。
标签： Multiplier Modified Booth power
上传时间： 2016-09-01
上传用户：stewart·
GF_2_m_域乘法器的快速设计及FPGA实现，ＲＳ编码及其译码都是在GF_2_m_域中进行的
上传时间： 2016-09-22
上传用户：xsnjzljj
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助
上传时间： 2013-12-12
上传用户：日光微澜
