8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl
上传时间： 2016-12-19
上传用户：lhc9102
8位乘8位的流水线乘法器，采用Verilog hdl编写
上传时间： 2014-01-26
上传用户：kristycreasy
浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
上传时间： 2013-12-16
上传用户：asdfasdfd
89c51电子钟,运用12C887时钟模块及7219LED模块制作而成
上传时间： 2016-06-08
上传用户：ccclll
内含两个程序：1.平移变换平移法(cycle_spinning)消除gibbs(吉布斯)效应 2.MATLAB中测试程序运行时间的函数.m
标签： cycle_spinning MATLAB gibbs 程序
上传时间： 2014-01-08
上传用户：waitingfy
一个关于DES算法的verilog语言实现,包括了各个实现模块以及测试模块
上传时间： 2014-01-23
上传用户：璇珠官人
verilog实现16*16位乘法器，带测试文件
上传时间： 2013-12-18
上传用户：天诚24
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置4路独立式键盘 ★ 内置4路拨动开关 ★ 内置8位LED发光二极管 ★ 内置3路0－5V之间可调的电压 ★ 内置音频放大模块 ★ 2路继电器控制模块 ★ 2路4分频模块 ★ 内置RS232通信模块
上传时间： 2014-08-17
上传用户：hustfanenze
液晶时钟,实现串口调时 以定时中断方式实现实现1秒的定时 以串行接受中断方式接受从PC机发送来的时 钟停止信号并向PC方发送当前的时钟数据 *使用模块: 定时模块、串行通信模块及LCD模块
上传时间： 2014-01-07
上传用户：yimoney
LCM046，4位8段液晶显示器驱动及测试程序
上传时间： 2016-08-22
上传用户：shawvi
