用impulse c编写的18x18位的乘法器。
上传时间： 2014-01-14
上传用户：jiahao131
本程序是11位带符号位的乘法器，其中最高位为符号位(sign)，中间7位是指数部分(Exponent)，最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序，以及波形,验证正确。
上传时间： 2013-12-31
上传用户：大三三
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,
上传时间： 2014-01-05
上传用户：xzt
一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘
上传时间： 2013-12-26
上传用户：yuanyuan123
用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数
上传时间： 2017-05-16
上传用户：rocwangdp
用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。
上传时间： 2013-12-25
上传用户：qq21508895
VHDL实现的8位乘法器，所有仿真全部通过
上传时间： 2013-12-04
上传用户：wkchong
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
标签： VerilogHDL booth 语言 算法
上传时间： 2014-01-18
上传用户：从此走出阴霾
Galois域乘法器的Verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
上传时间： 2017-06-28
上传用户：15071087253
4位二进制加法器，vhdl实现,外带译码器部分，清晰简洁，可读性好
上传时间： 2017-07-03
上传用户：1101055045
