二维条码的识别和RFID技术是当今最主要的自动识别技术，分别适用于不同场合，具有保密性强、无接触式信息传递等特点，目前广泛应用于物流、公共交通、仓储、车辆识别等领域。 本文以RFID和条码技术为基础，设计出了一种新的应用模式：将RFID技术和条码技术与可移动的智能终端相结合，移动智能终端设备作为RFID模块和二维条码扫描模块的载体，RFID模块和二维条码扫描模块作为数据的采集主体，将采集到的数据传送给后台数据库，实现对RFID标签和二维条码信息的采集、处理与传输。物流终端以WinCE5．0操作系统为平台，具有可扩展功能的特性，支持基于WinCE开发的第三方软件的使用，缩短了开发周期。 本文针对手持式设备的特点和实际要求，对终端软硬件系统整体结构进行了规划，在研究了基于ARM9体系结构的Samsung S3C2440A处理器的基础上，完成了时钟电路、包括Nand Flash和SDRAM的存储器电路、RFID读写模块接口电路、条码扫描模块接口电路、串口电路、ⅡS音频电路、LCD/触摸屏接口电路的设计，并利用Platform Builder工具定制了适用于终端的WinCE操作系统。最后提出了设计的不足和改进之处。
上传时间： 2013-06-08
上传用户：zhoujunzhen
JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：stampede
memtool是Infineon提供的编程工具，可以对C500/C800/C166/XC166/TriCore等所有现有产品进行编程，包括片内存储器编程和外部Flash编程。
上传时间： 2013-06-06
上传用户：moonkoo7
H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
设计了一个嵌入式语音识别系统，该系统硬件平台以ADSP-BF531为核心，采用离散隐马尔可夫模型(DHMM)检测和识别算法完成了对非特定人的孤立词语音识别。试验结果表明，该系统对非特定人短词汇的综合识别率在90%以上。该系统具有小型、高速、可靠以及扩展性好等特点;可应用于许多特定场合，有很好的市场前景。文中讲述了该系统CODEC、片外RAM、ROM以及CPLD等与DSP的接口设计，语音识别运用的矢量量化、Mel倒谱参数、Viterbi等有关算法及其实际应用效果。
上传时间： 2013-10-28
上传用户：rolypoly152
开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或释放，其触点接通或断开电路。CMOS模拟开关是一种可控开关，它不象继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理 1.四双向模拟开关CD4066 CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关，每个模拟开关有输入、输出、控制三个端子，其中输入端和输出端可互换。当控制端加高电平时，开关导通；当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以看成为开路。模拟开关可传输数字信号和模拟信号，可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小，典型值为－50dB。
上传时间： 2013-10-27
上传用户：bibirnovis
提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降锯齿波的波形数据写入片外存储器，当调用时再将相应的数据移入FPGA的片上RAM，取代分区块的将所有类型波形数据同时存储在片上RAM中的传统方法；再利用正弦波和三角波的波形在4个象限的对称性以及锯齿波的线性特性，通过硬件反相器对波形数据和寻址地址值进行处理，实现了以1/4的数据量还原出精度不变的模拟信号，从而将整体的存储量减小为原始设计方案的5%。经验证，这种改进方法正确可行，能够大大降低开发成本。
上传时间： 2013-12-25
上传用户：日光微澜
随着新能源技术的快速发展，光伏并网发电以其独特的优越性成为太阳能开发利用的主流发展趋势。采用由直流电压外环和有功、无功电流内环组成的双闭环控制的方法，并对SPWM和SVPWM两种脉宽调制方式下的系统工作性能进行对比分析。依据所提的控制策略，研制一台17 kW的光伏逆变器样机。由得出的实验结果可见，所提控制方案能够有效控制逆变器输出电流波形。
上传时间： 2013-11-17
上传用户：凌云御清风
利用RC高通电路的思想，针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度，而且瞬态增强电路工作的过程中，系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18 μm CMOS混合信号工艺。仿真结果表明：整个LDO是静态电流为3.2 μA；相位裕度保持在90.19°以上；在电源电压为1.8 V，输出电压为1.3 V的情况下，当负载电流在10 ns内由100 mA降到50 mA时，其建立时间由原来的和28 μs减少到8 μs；而在负载电流为100 mA的条件下，电源电压在10 ns内，由1.8 V跳变到2.3 V时，输出电压的建立时间由47 μs降低为15 μs。
上传时间： 2013-12-20
上传用户：niumeng16
