用VHDL语言进行MCS－51兼容单片机ip核开发
标签： VHDL MCS 51兼容 语言
上传时间： 2013-10-28
上传用户：nem567397
采用基于TI公司高性能Davinci系列TMS320DM6437处理器的SEED-DEC6437 EVM板作为主要硬件平台，在DSP开发环境CCS3.3中采用C语言和汇编语言混合编程实现运动估计算法的DSP移植，并加入人机接口，使用DSP/BIOS调度多个任务，从而实现了从软件平台到硬件平台的移植，成功搭建了一个基于运动估计算法的DSP应用系统。研究结果表明，使用DSP平台可以使得运动估计算法的实时性更好。
标签： DSP 264 运动估计 算法研究
上传时间： 2014-11-18
上传用户：萍水相逢
QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
标签： Quartus RAM IP核 双端口
上传时间： 2014-12-28
上传用户：fghygef
基于FPGA的GPIB接口IP核的研究与设计
标签： FPGA GPIB 接口 IP核
上传时间： 2013-11-04
上传用户：bensonlly
ISE新建工程及使用IP核步骤详解
标签： ISE IP核 工程
上传时间： 2013-11-18
上传用户：peterli123456
ISE_IP核创建教程及DDR3_ip核使用注意事项
标签： ISE_IP DDR ip 教程
上传时间： 2013-11-11
上传用户：lmeeworm
支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模块，从而提高系统集成度。 宽带数据缓冲，提供1,600-Mbps外部存储器接口。 数据包处理和流量管理功能的高效实现。 更高的系统性能，同时保持功耗和成本预算不变。
标签： Altera FPGA 100 GbE
上传时间： 2013-11-23
上传用户：asdgfsdfht
NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
标签： NiosII 软核处理器 步进电机 接口设计
上传用户：jiwy
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
标签： FPGA DDS IP核 设计方案
上传时间： 2013-11-06
上传用户：songkun
针对实际应用中电子战设备对雷达信号分选的实时性要求，在分析了序列差直方图算法和多核DSP任务并行模式的基础上，设计了基于TMS320C6678的八核DSP雷达信号分选电路，对密集的雷达信号进行分选。实验结果表明：该电路可对常规雷达信号实现快速分选，并且分选效果良好，系统可靠性高。
标签： SDIF DSP 多核 雷达信号分选
上传时间： 2013-10-16
上传用户：拢共湖塘
