针对当前市场上流行的高性能三相信号发生器价格昂贵，性价比低的问题。本课题开发了一种输出精度较高，价格低廉的三相六路信号发生器。其中三路输出为电压信号，另外三路输出为电流信号，从而模拟三相交流电，应用于仪器的校...
标签： FPGA 三相 信号发生器
上传时间： 2013-05-19
上传用户：时代电子小智
介绍一种脉冲涡流无损检测系统所使用的多波形专用PWM 信号发生器的设计。该信号发生器以单片机为核心控制单元，通过对外围芯片的控制来实现对输出波形的频率、电压幅值、占空比的连续调节，并能对运行信
标签： 89S S51 PWM AT
上传时间： 2013-04-24
上传用户：luominghua
波形发生器设计论文:本系统主要以单片机为控制核心，由可编程逻辑器件（CPLD）模块、键盘输入模块、LED显示模块、双口RAMIDT7132、DA转换输出、rom、巴特沃斯有源低通滤波器等部件组成。采用
标签： 波形发生器 论文
上传时间： 2013-07-07
上传用户：ma1301115706
FPGA实现的任意波形发生器的设计FPGA实现的任意波形发生器的设计FPGA实现的任意波形发生器的设计
标签： FPGA 任意波形发生器
上传时间： 2013-07-16
上传用户：木子叶1
简易波形发生器一、实验目的１． 掌握DAC0832和ADC0809的应用和编程方法。２． 熟悉几种典型波形的产生方法。二、实验内容与要求
标签： 波形发生器
上传时间： 2013-07-12
上传用户：wyc199288
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
标签： FPGA ADC 并行测试 方法研究
上传时间： 2013-06-07
上传用户：gps6888
DDFS信号发生器模块适用与AD9850，具有产生良好的正弦波功能
标签： DDS 信号发生器
上传用户：eddy77
·基于DSP的任意波形信号发生器的设计与实现
标签： DSP 任意波形 信号发生器
上传时间： 2013-07-02
上传用户：asdfasdfd
·[时钟书籍]Digital Clocks for Synchronization and Communications
标签： nbsp Synchronization Communications Digital
上传时间： 2013-05-24
上传用户：tgeyangjh
用单片机构成的波形发生器电路!!汇编语言写的源程序
标签： 单片机 波形发生器 电路
上传时间： 2013-06-26
上传用户：wff
