dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
标签： dds 信号发生器 程序设计
上传时间： 2013-08-30
上传用户：BIBI
CPLD/FPGA设计中的时钟应用讲解 及其实例
标签： CPLD FPGA 时钟
上传时间： 2013-09-01
上传用户：3到15
基于CPLD的多功能信号发生器设计.PDF
标签： CPLD 多功能 信号发生器
上传时间： 2013-09-02
上传用户：lnnn30
采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.
标签： MaxPlusII 时钟程序
上传用户：lo25643
基于CPLD的FSK信号发生器的设计.PDF
标签： CPLD FSK 信号发生器
上传时间： 2013-09-03
上传用户：zhuyibin
这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。
标签： PLUSII FPGA 1K30 MAX
上传用户：zhyfjj
波特率发生器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n
标签： VHDL 源程序 波特率 发生器
上传时间： 2013-09-04
上传用户：mhp0114
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
标签： FPGA 大型 多时钟 策略
上传用户：妄想演绎师
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
标签： FPGA PLD 时钟
上传用户：yelong0614
C语言编写的时钟程序 在VC中可实现的源代码
标签： C语言 编写 时钟程序 源代码
上传时间： 2013-09-11
上传用户：zjwangyichao
