SDRAM的原理和时序 SDRAM内存模组与基本结构 我们平时看到的SDRAM都是以模组形式出现，为什么要做成这种形式呢？这首先要接触到两个概念：物理Bank与芯片位宽。1、 物理Bank 传统内存系统为了保证CPU的正常工作，必须一次传输完CPU在一个传输周期内所需要的数据。而CPU在一个传输周期能接受的数 据容量就是CPU数据总线的位宽，单位是bit（位）。当时控制内存与CPU之间数据交换的北桥芯片也因此将内存总线的数据位宽 等同于CPU数据总线的位宽，而这个位宽就称之为物理Bank（Physical Bank，下文简称P-Bank）的位宽。所以，那时的内存必须要组织成P-Bank来与CPU打交道。资格稍老的玩家应该还记 得Pentium刚上市时，需要两条72pin的SIMM才能启动，因为一条72pin -SIMM只能提供32bit的位宽，不能满足Pentium的64bit数据总线的需要。直到168pin-SDRAM DIMM上市后，才可以使用一条内存开机。不过要强调一点，P-Bank是SDRAM及以前传统内存家族的特有概念，RDRAM中将以通道（Channel）取代，而对 于像Intel E7500那样的并发式多通道DDR系统，传统的P-Bank概念也不适用。2、 芯片位宽 上文已经讲到SDRAM内存系统必须要组成一个P-Bank的位宽，才能使CPU正常工作，那么这个P-Bank位宽怎么得到呢 ？这就涉及到了内存芯片的结构。 每个内存芯片也有自己的位宽，即每个传输周期能提供的数据量。理论上，完全可以做出一个位宽为64bit的芯片来满足P-Ban k的需要，但这对技术的要求很高，在成本和实用性方面也都处于劣势。所以芯片的位宽一般都较小。台式机市场所用的SDRAM芯片 位宽最高也就是16bit，常见的则是8bit。这样，为了组成P-Bank所需的位宽，就需要多颗芯片并联工作。对于16bi t芯片，需要4颗（4×16bit=64bit）。对于8bit芯片，则就需要8颗了。以上就是芯片位宽、芯片数量与P-Bank的关系。P-Bank其实就是一组内存芯片的集合，这个集合的容量不限，但这个集合的 总位宽必须与CPU数据位宽相符。随着计算机应用的发展，
上传时间： 2013-11-04
上传用户：zhuimenghuadie
以单片机为核心的控制系统，利用汇编语言程序设计实现整个系统的控制过程。在软件方面，结合TLC549串行8位A/D转换器的工作时序，给出AT89C51单片机与TLC549串行A/D转换器件的接口电路图，提出基于器件工作时序进行汇编程序设计的基本技巧。
上传时间： 2014-11-29
上传用户：yuanxiaoqiang
微处理器8086的总线结构和时序.pdf
上传时间： 2013-11-12
上传用户：q3290766
用ModelSimSE进行功能仿真和时序仿真的方法（ALTERA篇）
标签： ModelSimSE ALTERA 功能仿真 时序仿真
上传时间： 2013-10-20
上传用户：hehuaiyu
02_Quartus II时序优化策
上传时间： 2013-10-15
上传用户：ljd123456
04_使用Timequest约束和分析源同步电路
上传时间： 2013-10-30
上传用户：ZJX5201314
03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换
上传时间： 2013-10-17
上传用户：wweqas
01_静态时序分析基本原理和时序分析模型
上传时间： 2013-11-17
上传用户：evil
时序分析的好资料
标签： 时序分析
上传时间： 2013-11-07
上传用户：hustfanenze
FPGA全局时钟约束(Xilinx)
上传时间： 2013-11-13
上传用户：农药锋6
