虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

静态时序分析

静态时序分析(英语:StaticTimingAnalysis,STA),或称静态时序验证,是电子工程中,对数字电路的时序进行计算、预计的工作流程,该流程不需要通过输入激励的方式进行仿真。
  • 基于FPGA芯片的功能仿真平台构建及静态时序分析.rar

    基于FPGA芯片的功能仿真平台构建及静态时序分析

    标签: FPGA 芯片 功能仿真

    上传时间: 2013-06-28

    上传用户:qilin

  • 华为_静态时序分析与逻辑设计.pdf

    华为_静态时序分析与逻辑设计,IC设计验证领域很有用

    标签: 华为 静态时序分析 逻辑设计

    上传时间: 2013-07-29

    上传用户:ljt101007

  • 静态时序分析基本原理和时序分析模型

    01_静态时序分析基本原理和时序分析模型

    标签: 静态时序分析 时序分析 模型

    上传时间: 2013-11-17

    上传用户:evil

  • 静态时序分析基本原理和时序分析模型

    01_静态时序分析基本原理和时序分析模型

    标签: 静态时序分析 时序分析 模型

    上传时间: 2013-10-17

    上传用户:lvchengogo

  • 静态时序分析

    静态时序分析,是IC design后端设计中最基本的基础部分

    标签: 静态时序分析

    上传时间: 2014-01-01

    上传用户:zhaiyanzhong

  • Altera Quartusii静态时序分析(Static Timing Analysis)基础及应用

    Altera Quartusii静态时序分析(Static Timing Analysis)基础及应用

    标签: Quartusii Analysis Altera Static

    上传时间: 2014-01-26

    上传用户:a6697238

  • 静态时序分析(外语版)

    静态时序分析(外语版),有助于对大佬或者小白对时序的进一步理解。没有中文版的,但可以借助翻译很快地上手和理解,写得很好,希望对大家有帮助

    标签: 静态时序分析

    上传时间: 2021-10-22

    上传用户:

  • FPGA那些事儿--TimeQuest静态时序分析REV7.0

    FPGA那些事儿--TimeQuest静态时序分析REV7.0,FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记,其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样,只要针对原理和HDL 内容作出解释即可,虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解,不过这些内容都可以透过想象力来弥补。然而《工具篇I》需要一定的基础才能书写。两年前,编辑《时序篇》之际,笔者忽然对TimeQuest 产生兴趣,可是笔者当时却就连时序是什么也不懂,更不明白时序有理想和物理之分,为此笔者先着手理想时序的研究。一年后,虽然已掌握解理想时序,但是笔者始终觉得理想时序和TimeQuest 之间缺少什么,这种感觉就像磁极不会没有原因就相互吸引着?于是漫长的思考就开始了... 在不知不觉中就写出《整合篇》。HDL 描述的模块是软模型,modelsim 仿真的软模型是理想时序。换之,软模型经过综合器总综合以后就会成为硬模型,也是俗称的网表。而TimeQuest 分析的对象就是硬模型的物理时序。理想时序与物理时序虽然与物理时序有显明的区别,但它们却有黏糊的关系,就像南极和北极的磁性一样相互作用着。编辑《工具篇I》的过程不也是一番风顺,其中也有搁浅或者灵感耗尽的情况。《工具篇I》给笔者最具挑战的地方就是如何将抽象的概念,将其简化并且用语言和图形表达出来。读者们可要知道《工具篇I》使用许多不曾出现在常规书的用词与概念... 但是,不曾出现并不代表它们不复存在,反之如何定义与实例化它们让笔者兴奋到夜夜失眠。《工具篇 I》的书写方式依然继承笔者往常的笔记风格,内容排版方面虽然给人次序不一的感觉,不过笔者认为这种次序对学习有最大的帮助。编辑《工具篇I》辛苦归辛苦,但是笔者却很热衷,心情好比小时候研究新玩具一般,一边好奇一边疑惑,一边学习一边记录。完成它让笔者有莫民的愉快感,想必那是笔者久久不失的童心吧!?

    标签: FPGA TimeQues 静态时序分析 Verilog HDL

    上传时间: 2022-05-02

    上传用户:qdxqdxqdxqdx

  • 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p

    华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利:一种快速无毛刺的时钟倒换方法.rar华为专利:华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf

    标签: 华为 fpga verilog

    上传时间: 2021-11-05

    上传用户:qdxqdxqdxqdx

  • FPGA 时序分析

    FPGA时序分析文档。不错,应该有帮助。喜欢的朋友下载看看

    标签: FPGA 时序分析

    上传时间: 2013-05-19

    上传用户:yyq123456789