为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。
上传时间： 2013-10-17
上传用户：xsnjzljj
本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频，再由反向并联二极管对平衡结构实现宽带三倍频，从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴转换接头，输出为 WR-10 标准矩形波导结构。仿真结果表明当输入信号功率为20dBm时，三倍频器在整个W波段的输出三次谐波功率为4.5dBm左右，变频损耗小于17dB。该设计可以降低毫米波设备的主振频率，扩展已有微波信号源的工作频段。
上传时间： 2013-11-16
上传用户：qingzhuhu
超好的射频技术
上传时间： 2014-11-30
上传用户：zzy123456
从开始进入射频行业到现在，一路走过来，磕磕碰碰的经历好多，但是收获也很多。从最基本的四分之一的波长匹配是否存在反射，到现在宽带的巴伦如何匹配。真的，很不容易，第一次翻看射频电路设计——理论与应用，百分之80都看不懂，不懂的地方都被我折起来，做了标记，然后继续埋头往下看，看完第一遍，发现有一半多的页码都被我折起来了。没办法，看不懂，只能先放在那，然后继续边工作，边收集一些关于看不懂的地方的PDF资料，慢慢的过了一段时间，当我第二次翻看的时候，我发现有些问题我可以看的懂了，比如原来想的四分之一的波长匹配是否存在反射问题，第二次我就可以回答了：原来利用多次反射观念，四分之一波长的反射的叠加是可以互相抵消的，也就是总体是完全匹配的。当我看完第二次的时候，真的，很多问题都可以自己一个人解释了，于是有了后来的第三遍，第四遍……觉得射频好神奇，兴趣是最好的启蒙老师。在模拟信号的时候，信号直接遇到地就导到地了，可是在射频的领域里，射频信号遇到地，却被完全反射回来了真的，好神奇。求知欲带我慢慢的在射频这个世界里面一点一点的探索着……
标签： ADS
上传时间： 2013-10-08
上传用户：Bert520
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //锁相环电路允许位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵机初始化 PWMCTL_CON01=1; //0和1联合成16位PWM； PWMCAE_CAE1=0; //选择输出模式为左对齐输出模式 PWMCNT01 = 0; //计数器清零； PWMPOL_PPOL1=1; //先输出高电平，计数到DTY时，反转电平 PWMPRCLK = 0X40; //clockA 不分频,clockA=busclock=16MHz;CLK B 16分频:1Mhz PWMSCLA = 0x08; //对clock SA 16分频,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //选择clock SA做时钟源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高电平时间为1.5ms; PWME_PWME1 = 1;
上传时间： 2013-11-04
上传用户：狗日的日子
为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。
上传时间： 2013-11-17
上传用户：www240697738
数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。
上传时间： 2013-12-18
上传用户：13188549192
【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
上传时间： 2015-06-16
上传用户：chenxichenyue
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使闹钟具有可整点报时与定时闹钟的功能。
上传时间： 2015-08-06
上传用户：zhangyi99104144
数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
上传时间： 2014-01-04
上传用户：zq70996813
