N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。
标签： N分频 计数器 分频器 减
上传时间： 2017-05-04
上传用户：royzhangsz
实现任意奇数偶数分频的 模块 ，而且占空比为50 ，本人一直在用，很好用！
标签： 分频 模块
上传时间： 2014-01-11
上传用户：zhuyibin
分频器在数字中占有很重要的地位，本文详细解析了奇偶分频的算法！以及小数分频的算法！是一个难得的汇总，还有举例供参考！
标签： 分频器 数字
上传时间： 2013-12-23
上传用户：独孤求源
介绍了各种分频器的设计，VHDL描述。包括偶数分频器，奇数分频器，办整数分频器
标签： 分频器
上传时间： 2017-05-18
上传用户：haohaoxuexi
实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。
标签： 时钟信号 分频
上传时间： 2013-12-26
上传用户：asddsd
一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试
标签： 整数 分频 源代码
上传时间： 2017-05-19
上传用户：chenxichenyue
VERILOG实现无分频时钟，包括测试文件，经过验证可用
标签： VERILOG 分频 时钟
上传用户：牧羊人8920
参数化分频器，以5为例，能很方便的扩展到参数N
标签： 参数 分频器
上传时间： 2017-05-25
上传用户：libenshu01
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
标签： gcd getchar scanf mod
上传时间： 2014-01-10
上传用户：2467478207
半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！
标签： verilog 整数 分频器
上传时间： 2014-08-20
上传用户：pompey
