虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

  • 资源大小:7 K
  • 上传时间: 2013-12-16
  • 上传用户:zhuxiaobei123
  • 资源积分:2 下载积分
  • 标      签: VHDL RSC 仿真软件 递归

资 源 简 介

使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

相 关 资 源

您 可 能 感 兴 趣 的