锁相技术相关专辑 38册 209M锁相环设计、仿真与应用（第5版） 364页 18.4M 高清.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
锁相环设计、仿真与应用
标签： 锁相环设计、仿真与应用
上传时间： 2015-06-22
上传用户：monkey5
该文档为锁相环设计与MATLAB仿真简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
上传时间： 2021-10-21
上传用户：zhanglei193
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
基于LabVIEWFPGA的三相锁相环设计与实现摘要：针对传统 ＦＰＧＡ 模式开发的锁相环在实时人机交互方面的不足，设 计 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技术的三相锁相环；方 案 以 ｓｂＲＩＯ－９６３１模块为硬件平台，利用 ＬａｂＶＩＥＷ 编程控制 ＦＰＧＡ 逻辑，在 ＦＰＧＡ 中分三级流水线实现了基于ｄｑ变换的锁相环算法，并通 过 ＦＩＦＯ 实时上传采集信号、锁定相位至 ＰＣ机，最后在 ＰＣ机上实现对锁相环性能分析、ＰＩ参数调控和１ 三相锁相环模型 三相锁相环是基于静止坐标变换和旋转坐标变换 （ｄｑ变 换）的矢量变换实现的 ＶＣＯ 反馈控制。基于ｄｑ变换的改进型 锁相环模型，在ｄｑ变换的基础上提取正序分量进行 ＶＣＯ 反馈 控制，以抑制电压不 平 衡 的 扰 动［４－５］，如 图１所示。三相 信 号 首先经过静止坐标变换到ａβ坐标系μａ、μβ，然后经过 Ｔ／４延时 单元和计算单元计算出三相信号的正序分量变换到ａβ坐 标 系 上的μａｐ 、μβｐ ，此时μａｐ 、μβｐ 是不带电压畸变干扰的分量，对 其进行旋转坐标变换得到μｄ、μｑ。 ｕｑ ＝ｋ＊ｓｉｎ（ωｔ－ω０ｔ） （１） μｑ 的表达如式 （１）所 示，ｋ为与输入电压有关的数，ｗ、 ｗ０ 分别为输入信号角频率和锁定信号角频率。当μｑ 由交流变 量变为直流分量时，ｗ＝ｗ０，锁 相环完 成 鉴 相，经 过 ＶＣＯ 控 制最终锁定相位θ。 ２ 方案设计 系统方案如图２所示，包括三相信号的输入、信号锁相和 实时调控３个部分。其中信号采集和锁相处理在ｓｂＲＩＯ－９６３１ 模块 实现，利 用ｓｂＲＩＯ－９６３１高速运行的特点，对 三 相信 号 进行采集、锁相和输出；ＰＩ参数和θ作为 ＦＰＧＡ 和 ＰＣ机的共 享变量实现数据交互，由ＰＣ机设置ＰＩ参数、
上传时间： 2022-02-18
上传用户：XuVshu
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2014-06-09
上传用户：daguda
基于Multisim9的电子系统设计、仿真与综合应用（实例源文件）
上传时间： 2016-11-30
上传用户：hopy
锁相环在频率调制与解调电路中的应用，打开后是pdf格式
上传时间： 2017-02-02
上传用户：wendy15
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF
上传时间： 2017-07-24
上传用户：璇珠官人
锁相技术相关专辑 38册 209M0251、MC145163P型锁相频率合成器的原理与应用.rar
标签：
上传时间： 2014-05-05
上传用户：时代将军
